充足可能性判定に基づくシステムレベルデバッグ支援手法におけるバグモデルの導入による効率化

• Item type: SIG Technical Reports(1)
• 公開日: 2010-05-12
• タイトル: 充足可能性判定に基づくシステムレベルデバッグ支援手法におけるバグモデルの導入による効率化
• タイトル / 言語: en
• タイトル: Improving the Efficiency of System-Level Debug Support based on Satisfiability Problem by Introduing Bug Models
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: システム設計と最適化
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京大学大学院工学系研究科電気系工学専攻
• 著者所属: 東京大学大学院工学系研究科電子工学専攻
• 著者所属: 東京大学大規模集積システム設計教育研究センター
• 著者所属: 東京大学大規模集積システム設計教育研究センター／科学技術振興機構戦略的創造研究推進事業
• 著者所属(英): en
• 著者所属(英): Dept. of Electrical Engineering and Information Systems, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Dept. of Electronics Engineering and Information Systems, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): VLSI Design and Education Center, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): VLSI Design and Education Center, The University of Tokyo / Core Research for Evolutional Science and Technology, Japan Science and Technology Agency
• 著者名: 原田, 裕基; 西原, 佑; 松本, 剛史; 藤田, 昌宏
• 著者名(英): Hiroki, Harada; Tasuku, Nishihara; Takeshi, Matsumoto; Masahiro, Fujita
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 現在デバッグの作業において，バグの位置を特定する作業に特に時間が費やされている．本研究では，システムレベル設計を対象とした，バグの位置を特定する手法を提案する．さらに，この手法を効率化するために本稿ではバグモデルを導入する．バグモデルは設計記述において起こり得る記述誤りを形式的に定義したものである．このバグモデルの導入により，バグの具体的な修正方法が明らかになり，よりデバッグに有用な情報を得る事が可能になる．実験結果により，本手法によってバグの位置を大幅に絞り込め，デバッグに有用な情報を得る事ができる事を示す．またケーススタディにより，バグモデルを複合的に利用することによって，ある程度複雑なバグに対してもデバッグ支援を行える事を示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: If an errorneous behavior is detected by simulation of hardware designs, it is very difficult and time-consuming to identify and fix the bug. In this paper, we propose a method to identify the location of bugs by utilizing SAT solvers, for a given system-level design and a set of failing patterns that make the outputs of the design incorrect. Also, to get possible solutions to fix bugs, we introduce bug models into the SAT-based proposed method. In this method, bug models are introduced in the design under debugging, and the method tries to find which bug models can make the design outputs correct for a given failing patterns. Experimental results show that the proposed method can provide the possible locations of bugs and possible solutions to fix them. Also, we describe that the proposed method can provide the debug solutions for real bugs.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2010-SLDM-145, 号 10, p. 1-6, 発行日 2010-05-12
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会