WEKO3
アイテム
並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装
https://ipsj.ixsq.nii.ac.jp/records/27209
https://ipsj.ixsq.nii.ac.jp/records/272095be8fff1-ece1-47be-9e20-9e0b8e571e2d
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM04118014.pdf (920.4 kB)
|
Copyright (c) 2005 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2005-01-26 | |||||||
| タイトル | ||||||||
| タイトル | 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Preliminary Implementation of Volume Rendering Circuit onto an FPGA-based Visualization Accelerator | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 京都大学大学院情報学研究科 | ||||||||
| 著者所属 | ||||||||
| 京都大学大学院情報学研究科 | ||||||||
| 著者所属 | ||||||||
| 京都大学大学院情報学研究科 | ||||||||
| 著者所属 | ||||||||
| 京都大学大学院経済学研究科 | ||||||||
| 著者所属 | ||||||||
| 京都大学大学院情報学研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Informatics Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Informatics Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Informatics Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Economics Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Informatics Kyoto University | ||||||||
| 著者名 |
岡村, 大
五島, 正裕
森, 眞一郎
中島, 康彦
冨田, 眞治
× 岡村, 大 五島, 正裕 森, 眞一郎 中島, 康彦 冨田, 眞治
|
|||||||
| 著者名(英) |
Dai, Okamura
Masahiro, Goshima
Shin-ichiro, Mori
Yasuhiko, Nakashima
Shinji, Tomita
× Dai, Okamura Masahiro, Goshima Shin-ichiro, Mori Yasuhiko, Nakashima Shinji, Tomita
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本稿では、Dual LinkのDVI-D入出力インターフェースとDDR-SDRAMを2系統搭載し、高いメモリバンド幅を要求する並列画像向けに開発したFPGA搭載PCIカードを紹介する。また、その具体的な応用として、並列ボリュームレンダリング向けの専用アクセラレータをこのボードに実装する構想を述べ、その簡易版として制作したボリュームレンダリング回路の紹介を行う。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper introduces an FPGA-based PCIcard for Parallel Visualization of Large Volume Data. In order to implement memory intensive image/vision processing applications, like parallel volume rendering, this card is configured with DVI-D Dual Link Input/Output interfaces and two independent channels of DDR-SDRAM. Then we show our preliminary implementation of a simple volume rendering circuit onto the PCIcard. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 2005, 号 8(2004-SLDM-118), p. 75-80, 発行日 2005-01-26 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
