WEKO3
-
RootNode
アイテム
関数型言語指向プロセッサアーキテクチャ
https://ipsj.ixsq.nii.ac.jp/records/24188
https://ipsj.ixsq.nii.ac.jp/records/24188b5731dc5-06d0-42ce-9f38-efe7cde9ace0
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1994 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1994-10-27 | |||||||
タイトル | ||||||||
タイトル | 関数型言語指向プロセッサアーキテクチャ | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Processor Architecture for Functional Programs | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
奈良先端科学技術大学院大学情報科学研究科 | ||||||||
著者所属 | ||||||||
奈良先端科学技術大学院大学情報科学研究科 | ||||||||
著者所属 | ||||||||
奈良先端科学技術大学院大学情報科学研究科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Information Science Nara Institute of Science and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Information Science Nara Institute of Science and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Information Science Nara Institute of Science and Technology | ||||||||
著者名 |
田中, 哲也
荒木, 啓二郎
福田, 晃
× 田中, 哲也 荒木, 啓二郎 福田, 晃
|
|||||||
著者名(英) |
Tetsuya, Tanaka
Keijiro, Araki
Akira, Fukuda
× Tetsuya, Tanaka Keijiro, Araki Akira, Fukuda
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | リダクション・マシンに用いるプロセッサとして、RISCアーキテクチャをベースにしたアーキテクチャを提案する。本アーキテクチャは、関数プログラムの格納領域としてオンチップ・スタックをプロセッサ内部に持つため、関数プログラムの高速なアクセスができ、複数のスタックとスタックへのポインタを実現する機構により、高速な関数評価を実現する。さらに、オンチップ・スタックを共有し、独立に動作可能なマルチ・パイプライン・ユニットにより、並行評価を行う機構を備えている。これらの特徴により、本プロセッサ・アーキテクチャは関数型言語を高速に実行する。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | In this paper, we propose a processor architecture for reduction machines which is based on a RISC architecture. The proposed architecture can access functional programs fast, using an on-chip-stack in the processor for storing functional programs. And, the architecture can evaluate functions fast using a mechanism supporting a multi-stack and its pointer-to-stack as the on-chip-stack. Furthermore, the architecture can evaluate functions in parallel using multi-pipeline which can run in independent each other and share an on-chip-stack. By these features, the architecture can execute functional programs fast. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 1994, 号 91(1994-ARC-108), p. 71-78, 発行日 1994-10-27 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |