@techreport{oai:ipsj.ixsq.nii.ac.jp:00024188,
 author = {田中, 哲也 and 荒木, 啓二郎 and 福田, 晃 and Tetsuya, Tanaka and Keijiro, Araki and Akira, Fukuda},
 issue = {91(1994-ARC-108)},
 month = {Oct},
 note = {リダクション・マシンに用いるプロセッサとして、RISCアーキテクチャをベースにしたアーキテクチャを提案する。本アーキテクチャは、関数プログラムの格納領域としてオンチップ・スタックをプロセッサ内部に持つため、関数プログラムの高速なアクセスができ、複数のスタックとスタックへのポインタを実現する機構により、高速な関数評価を実現する。さらに、オンチップ・スタックを共有し、独立に動作可能なマルチ・パイプライン・ユニットにより、並行評価を行う機構を備えている。これらの特徴により、本プロセッサ・アーキテクチャは関数型言語を高速に実行する。, In this paper, we propose a processor architecture for reduction machines which is based on a RISC architecture. The proposed architecture can access functional programs fast, using an on-chip-stack in the processor for storing functional programs. And, the architecture can evaluate functions fast using a mechanism supporting a multi-stack and its pointer-to-stack as the on-chip-stack. Furthermore, the architecture can evaluate functions in parallel using multi-pipeline which can run in independent each other and share an on-chip-stack. By these features, the architecture can execute functional programs fast.},
 title = {関数型言語指向プロセッサアーキテクチャ},
 year = {1994}
}