| Item type |
SIG Technical Reports(1) |
| 公開日 |
2023-11-10 |
| タイトル |
|
|
タイトル |
投機実行システムを用いたFPGA向け連立一次方程式ソルバーの高速化の提案 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
A Proposal for Acceleration of FPGA-based Linear Equation Solver using Speculative Execution System |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
FPGA究理 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
広島市立大学大学院情報科学研究科情報工学専攻 |
| 著者所属 |
|
|
|
広島市立大学大学院情報科学研究科情報工学専攻 |
| 著者所属 |
|
|
|
広島市立大学大学院情報科学研究科情報工学専攻 |
| 著者所属 |
|
|
|
広島市立大学大学院情報科学研究科情報工学専攻 |
| 著者名 |
柿根, 尚喜
周東, 裕也
窪田, 昌史
弘中, 哲夫
|
| 著者名(英) |
Naoki, Kakine
Yuya, Shuto
Atsushi, Kubota
Tetsuo, Hironaka
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
SPICE に代表される電子回路シミュレータは実時間動作させることが難しく,高速化が望まれている.本研究ではこの高速化のために,2 つのソルバーを同時実行し,速く解けた方の解を出力するモジュールと一定時刻ごとに解を出力するバッファリングモジュールから構成される投機実行システムを提案する.入力波形が方形波である 6 段 RLCG 回路に対して,投機実行システムは最初に 214[µs] の遅延を許容することにより,ガウスジョルダン消去法と比較して最大で 1.43 倍高速なシミュレーションを実現する可能性があることが分かった. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
| 書誌情報 |
研究報告システムとLSIの設計技術(SLDM)
巻 2023-SLDM-204,
号 24,
p. 1-6,
発行日 2023-11-10
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8639 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |