@techreport{oai:ipsj.ixsq.nii.ac.jp:00228891,
 author = {柿根, 尚喜 and 周東, 裕也 and 窪田, 昌史 and 弘中, 哲夫 and Naoki, Kakine and Yuya, Shuto and Atsushi, Kubota and Tetsuo, Hironaka},
 issue = {24},
 month = {Nov},
 note = {SPICE に代表される電子回路シミュレータは実時間動作させることが難しく，高速化が望まれている．本研究ではこの高速化のために，2 つのソルバーを同時実行し，速く解けた方の解を出力するモジュールと一定時刻ごとに解を出力するバッファリングモジュールから構成される投機実行システムを提案する．入力波形が方形波である 6 段 RLCG 回路に対して，投機実行システムは最初に 214[µs] の遅延を許容することにより，ガウスジョルダン消去法と比較して最大で 1.43 倍高速なシミュレーションを実現する可能性があることが分かった．},
 title = {投機実行システムを用いたFPGA向け連立一次方程式ソルバーの高速化の提案},
 year = {2023}
}