HBMをバッファとするパケットスケジューラのFPGA設計と実装

• Item type: SIG Technical Reports(1)
• 公開日: 2020-02-24
• タイトル: HBMをバッファとするパケットスケジューラのFPGA設計と実装
• タイトル / 言語: en
• タイトル: A design and implementation of an HBM-based packet scheduler on FPGA
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: ネットワーク，設計 他
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京大学大学院情報理工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者名: 小林, 克志
• 著者名(英): Katsushi, Kobayashi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: インターネットルータのパケットスケジューラが必要とするバッファ容量は DRAM 以外に実現できないが，既存の DRAM 帯域性能では今後の広帯域化に対応できないことは明らかである．シリコンダイスタックによって既存の DRAM で広帯域を実現する High Bandwidth Memory (HBM) を利用した製品が登場している．本報告では HBM を利用したパケットスケジューラの設計・実装を示す.我々の実装では HBM 理論最大帯域の 75% の転送性能を実現した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Although only DRAM can realize buffer sizes required by packet schedulers in Internet routers, it is obvious that existing its bandwidth capacities cannot satisfy the bandwidths; growth in the future. High Bandwidth Memory (HBM) that significantly improves DRAM bandwidth throughputs by using silicon die stacking is emerging in the market. This report presents a design and implementation of an HBM-based packet scheduler on FPGA. Our HBM based scheduler implementation performed 75% of theoretical bandwidth of the HBM.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA12326962
• 書誌情報: 研究報告インターネットと運用技術（IOT）; 巻 2020-IOT-48, 号 16, p. 1-6, 発行日 2020-02-24
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8787
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会