@techreport{oai:ipsj.ixsq.nii.ac.jp:00203507,
 author = {小林, 克志 and Katsushi, Kobayashi},
 issue = {16},
 month = {Feb},
 note = {インターネットルータのパケットスケジューラが必要とするバッファ容量は DRAM 以外に実現できないが，既存の DRAM 帯域性能では今後の広帯域化に対応できないことは明らかである．シリコンダイスタックによって既存の DRAM で広帯域を実現する High Bandwidth Memory (HBM) を利用した製品が登場している．本報告では HBM を利用したパケットスケジューラの設計・実装を示す.我々の実装では HBM 理論最大帯域の 75% の転送性能を実現した．, Although only DRAM can realize buffer sizes required by packet schedulers in Internet routers, it is obvious that existing its bandwidth capacities cannot satisfy the bandwidths
growth in the future. High Bandwidth Memory (HBM) that significantly improves DRAM bandwidth throughputs by using silicon die stacking is emerging in the market. This report presents a design and implementation of an HBM-based packet scheduler on FPGA. Our HBM based scheduler implementation performed 75% of theoretical bandwidth of the HBM.},
 title = {HBMをバッファとするパケットスケジューラのFPGA設計と実装},
 year = {2020}
}