FPGA上での部分再構成を使用したストリーム向けクロスバの実装と検証

• Item type: SIG Technical Reports(1)
• 公開日: 2019-01-23
• タイトル: FPGA上での部分再構成を使用したストリーム向けクロスバの実装と検証
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: アプリケーション
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 長崎大学大学院工学研究科
• 著者所属: 長崎大学大学院工学研究科
• 著者所属: 長崎大学大学院工学研究科
• 著者所属: 理化学研究所計算科学研究センター
• 著者所属(英): en
• 著者所属(英): Department of Computer and Information Sciences, Graduate School of Engineering, Nagasaki University
• 著者所属(英): en
• 著者所属(英): Department of Computer and Information Sciences, Graduate School of Engineering, Nagasaki University
• 著者所属(英): en
• 著者所属(英): Department of Computer and Information Sciences, Graduate School of Engineering, Nagasaki University
• 著者所属(英): en
• 著者所属(英): RIKEN Center for Computational Science
• 著者名: 川俣, 裕一; 木田, 智大; 柴田, 裕一郎; 佐野, 健太郎
• 著者名(英): Yuichi, Kawamata; Tomohiro, Kida; Yuichiro, Shibata; Kentaro, Sano
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本論文では，複数の FPGA を用いるマルチ FPGA クラスタ計算システムにおいて，部分再構成を用いたネットワーククロスバの実装を提案する．部分再構成によりクロスバモジュールを再構成することで，ネットワークルーティングを変更できる．本稿の目的は通常回路と部分再構成回路の比較を行い，部分再構成を使用したクロスバの資源使用量，最大動作周波数を明らかにし，検証，評価を行い，今後の課題について明らかにすることである．結果として，部分再構成を使用することで，通常回路より ALM 資源の使用量を減らすことができた．一方，最大動作周波数はクロスバの入出力 bit 数が低い場合通常回路より高くなるが，入出力 bit 数が高くなるにつれ低下し，4096 bit の時では通常回路と同程度となった．現在は部分再構成に JTAG インタフェースを使用しているため，今後内部メモリからの高速な部分再構成について検討し，システムに最適なクロスバ設計を検討していく必要がある．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2019-ARC-234, 号 20, p. 1-6, 発行日 2019-01-23
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会