| Item type |
SIG Technical Reports(1) |
| 公開日 |
2017-05-03 |
| タイトル |
|
|
タイトル |
隣接するブロック間のみに配線をもつFPGAに対する配置配線手法 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Mapping and routing method for the FPGA which has wires between only neighbor blocks |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
物理・レイアウト設計 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
東京大学大学院工学系研究科電気系工学専攻 |
| 著者所属 |
|
|
|
東京大学大規模集積システム設計教育研究センター |
| 著者所属(英) |
|
|
|
en |
|
|
Department of Electronic Engineering, The University of Tokyo |
| 著者所属(英) |
|
|
|
en |
|
|
VLSI Design and Education Center, The University of Tokyo |
| 著者名 |
丸岡, 大浩
藤田, 昌宏
|
| 著者名(英) |
Tomohiro, Maruoka
Masahiro, Fujita
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
FPGA の集積度が増すにつれ,FPGA の低コスト化と高速化が進んだ一方でタイミングクロージャ問題が大きな課題となっている.そこでタイミングクロージャ問題が原理的に生じないようにするため,隣接する論理ブロック間のみに配線を持つ FPGA のモデルについて検討した.本論文では配置配線の際の制約を整数線形計画問題 (ILP) として定式化することにより配置配線を行う手法を提案し,実際にベンチマーク回路を用いてモデルの FPGA に対する配置配線が可能か否かを確かめた. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
| 書誌情報 |
研究報告システムとLSIの設計技術(SLDM)
巻 2017-SLDM-180,
号 5,
p. 1-6,
発行日 2017-05-03
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8639 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |