@techreport{oai:ipsj.ixsq.nii.ac.jp:00178690,
 author = {丸岡, 大浩 and 藤田, 昌宏 and Tomohiro, Maruoka and Masahiro, Fujita},
 issue = {5},
 month = {May},
 note = {FPGA の集積度が増すにつれ，FPGA の低コスト化と高速化が進んだ一方でタイミングクロージャ問題が大きな課題となっている．そこでタイミングクロージャ問題が原理的に生じないようにするため，隣接する論理ブロック間のみに配線を持つ FPGA のモデルについて検討した．本論文では配置配線の際の制約を整数線形計画問題 （ILP） として定式化することにより配置配線を行う手法を提案し，実際にベンチマーク回路を用いてモデルの FPGA に対する配置配線が可能か否かを確かめた．},
 title = {隣接するブロック間のみに配線をもつFPGAに対する配置配線手法},
 year = {2017}
}