ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. シンポジウム
  2. シンポジウムシリーズ
  3. DAシンポジウム
  4. 2016

極低電圧動作を目指したD-Nwell レス細粒度基板バイアスSRAMビットセルの検討

https://ipsj.ixsq.nii.ac.jp/records/174521
https://ipsj.ixsq.nii.ac.jp/records/174521
60566ef1-770c-4c54-a238-37fb0501eb1b
名前 / ファイル ライセンス アクション
IPSJ-DAS2016005.pdf IPSJ-DAS2016005.pdf (895.5 kB)
Copyright (c) 2016 by the Information Processing Society of Japan
オープンアクセス
Item type Symposium(1)
公開日 2016-09-07
タイトル
タイトル 極低電圧動作を目指したD-Nwell レス細粒度基板バイアスSRAMビットセルの検討
タイトル
言語 en
タイトル Fine-Grain Body Biasing Aware SRAM Bitcell Structure for Ultra Low Voltage Operation
言語
言語 jpn
キーワード
主題Scheme Other
主題 物理設計・回路設計
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_5794
資源タイプ conference paper
著者所属
埼玉大学工学部
著者所属
埼玉大学工学部
著者所属
埼玉大学工学部
著者所属(英)
en
Faculty of Engineering, Saitama University
著者所属(英)
en
Faculty of Engineering, Saitama University
著者所属(英)
en
Faculty of Engineering, Saitama University
著者名 中馬, 良兵

× 中馬, 良兵

中馬, 良兵

Search repository
西澤, 真一

× 西澤, 真一

西澤, 真一

Search repository
伊藤, 和人

× 伊藤, 和人

伊藤, 和人

Search repository
著者名(英) Ryohei, Chuma

× Ryohei, Chuma

en Ryohei, Chuma

Search repository
Shinichi, Nishizawa

× Shinichi, Nishizawa

en Shinichi, Nishizawa

Search repository
Kazuhito, Ito

× Kazuhito, Ito

en Kazuhito, Ito

Search repository
論文抄録
内容記述タイプ Other
内容記述 集積回路の低消費エネルギー化のためには電源電圧の低下が有効である.しかし集積回路を構成する SRAM は論理回路よりも最低動作電圧が高い問題がある.電源電圧の低下によってトランジスタの駆動電流が低下すると,負荷となる非活性ビットセルのリーク電流によって低電圧動作が困難になる.ビットセルのリーク電流を選択的に制御する手法として,基板バイアス制御があげられる.アクセストランジスタは高い駆動電流を得るために NMOS トランジスタが利用されているが,P 型基板上の NMOS トランジスタに基板バイアスを印加するためには Deep N-Well 層が必要であり,コストが上昇する問題がある.本研究では,Deep N-Well 層を使わずに基板バイアスによるビットセルの閾値電圧の選択的制御を行うために,アクセストランジスタに PMOS を利用する SRAM ビットセルを提案する.
論文抄録(英)
内容記述タイプ Other
内容記述 Lowering the supply voltage is one of a solution to achieve higher energy efficiency for VLSI circuits. Minimum operation voltage for the SRAM circuit is higher than that of the digital circuit thus it limits the minimum supply voltage for overall VLSI circuit. The minimum operation voltage for the SRAM circuit is limited by the leakage current of the access transistors inside the SRAM bitcells. Body bias technique is one of a solution to controll the leakage current of access transistors. Conventional SRAM bitcell uses NMOS transistor as an access transistor thus Deep N-Well layer is required for individual body bias. We proposes a SRAM bitcell with PMOS access trnasistor for Deep N-Well less individual body biasing and evaluate its impact on SRAM low voltage operation.
書誌情報 DAシンポジウム2016論文集

巻 2016, 号 5, p. 20-25, 発行日 2016-09-07
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-20 06:38:59.267665
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3