@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00174521,
 author = {中馬, 良兵 and 西澤, 真一 and 伊藤, 和人 and Ryohei, Chuma and Shinichi, Nishizawa and Kazuhito, Ito},
 book = {DAシンポジウム2016論文集},
 issue = {5},
 month = {Sep},
 note = {集積回路の低消費エネルギー化のためには電源電圧の低下が有効である．しかし集積回路を構成する SRAM は論理回路よりも最低動作電圧が高い問題がある．電源電圧の低下によってトランジスタの駆動電流が低下すると，負荷となる非活性ビットセルのリーク電流によって低電圧動作が困難になる．ビットセルのリーク電流を選択的に制御する手法として，基板バイアス制御があげられる．アクセストランジスタは高い駆動電流を得るために NMOS トランジスタが利用されているが，P 型基板上の NMOS トランジスタに基板バイアスを印加するためには Deep N-Well 層が必要であり，コストが上昇する問題がある．本研究では，Deep N-Well 層を使わずに基板バイアスによるビットセルの閾値電圧の選択的制御を行うために，アクセストランジスタに PMOS を利用する SRAM ビットセルを提案する．, Lowering the supply voltage is one of a solution to achieve higher energy efficiency for VLSI circuits. Minimum operation voltage for the SRAM circuit is higher than that of the digital circuit thus it limits the minimum supply voltage for overall VLSI circuit. The minimum operation voltage for the SRAM circuit is limited by the leakage current of the access transistors inside the SRAM bitcells. Body bias technique is one of a solution to controll the leakage current of access transistors. Conventional SRAM bitcell uses NMOS transistor as an access transistor thus Deep N-Well layer is required for individual body bias. We proposes a SRAM bitcell with PMOS access trnasistor for Deep N-Well less individual body biasing and evaluate its impact on SRAM low voltage operation.},
 pages = {20--25},
 publisher = {情報処理学会},
 title = {極低電圧動作を目指したD-Nwell レス細粒度基板バイアスSRAMビットセルの検討},
 volume = {2016},
 year = {2016}
}