WEKO3
アイテム
マルチベクトルプロセッサVPP結合部の実装方式
https://ipsj.ixsq.nii.ac.jp/records/116803
https://ipsj.ixsq.nii.ac.jp/records/11680348dbeba3-1694-49a2-a4bf-8a545881d49e
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00003117960.pdf (163.9 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1989-03-15 | |||||
| タイトル | ||||||
| タイトル | マルチベクトルプロセッサVPP結合部の実装方式 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Considerations On Network Implementation of Multi Vector Processor VPP | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 東芝総合研究所 | ||||||
| 著者所属 | ||||||
| 東芝総合研究所 | ||||||
| 著者所属 | ||||||
| 東芝総合研究所 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| TOSHIBA Corp. R&D Center | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| TOSHIBA Corp. R&D Center | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| TOSHIBA Corp. R&D Center | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 画像処理をはじめ、様々な分野における高速処理の要求がますます高まってきており、各種並列処理計算機が提案されている。我々は通産省工業技術院が推進している大型プロジェクト「科学技術用高速計算システムの研究開発」の一環として、画像処理を応用の一つとする、高機能並列処理プロセッサVPP(Variable Processor Pipeline)の研究開発を進めている。VPPは第1図に示すごとく、ベクトル演算装置PU(Processor Unit)、共有メモリ等を高速な結合部で結合した、MIMD型の並列計算機である。PUの方式、結合部の制御方式については文献(1),(2),(3)に詳しいので、以下本報告では、この結合部の高速化のための方式上の工夫、および実装上の問題点とその解決方法に焦点をあて説明する。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第38回, 号 ハードウェア, p. 1443-1444, 発行日 1989-03-15 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
