SLM細粒度再構成ロジックにおける構成情報の圧縮

• Item type: SIG Technical Reports(1)
• 公開日: 2023-11-10
• タイトル: SLM細粒度再構成ロジックにおける構成情報の圧縮
• タイトル / 言語: en
• タイトル: Configuration Data Compression for SLM Fine-grained Reconfigurable Logic
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 新FPGAの設計と検証
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 東京大学
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 熊本大学
• 著者所属: 熊本大学
• 著者所属(英): en
• 著者所属(英): Dept. of ICS, Keio University
• 著者所属(英): en
• 著者所属(英): The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Dept. of ICS, Keio University
• 著者所属(英): en
• 著者所属(英): Kumamoto University
• 著者所属(英): en
• 著者所属(英): Kumamoto University
• 著者名: 高木, 颯平; 小島, 拓也; 天野, 英晴; 久我, 守弘; 飯田, 全広
• 著者名(英): Souhei, Takagi; Takuya, Kojima; Hideharu, Amano; Kuga, Morihiro; Masahiro, Iida
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: SLM (Scalable Logic Module) は，熊本大学が開発した細粒度再構成ロジックであり，構成情報量が小さく，これによりロジックセルの面積も小さい特徴がある．我々は，このSLM，CPU，スイッチ，メモリを内蔵した新しい FPGA を開発している．このチップでは SLM の構成情報量の小ささを利用し，内部メモリ上に複数の構成情報を蓄え，高速に入れ替える機能を持つ．本稿では，構成情報を圧縮することで，さらに多くの構成情報データを格納するための手法を提案する．この圧縮法は，チップ内部で高速に伸長が可能であり，簡単なハードウェアで実装が可能でなければならない．また，対象となる SLM 再構成ロジックの構成情報は，内部のモジュールで同じパターンが複数回出現しやすい等の特徴を持つ．そこで，今回はこれらの条件に沿った圧縮手法として DMC (Duplicated Module Compression) を提案する．DMC では複数回登場するパターンを辞書に登録することで，Run length 圧縮を行う．加えて伸長回路については，NANGATE45nm プロセスを想定した論理合成を Synopsys 社の Design Compiler N-2017.09-SP1 で行なった．その結果，伸長回路単体では 1GHz で動作するように遅延を設定した上で 708.9µ????2 という小さな回路面積であることがわかった．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2023-SLDM-204, 号 43, p. 1-6, 発行日 2023-11-10
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会