ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 2013
  4. 2013-SLDM-163

[招待講演]縦横方向結合共振を用いた三次元クロック分配技術

https://ipsj.ixsq.nii.ac.jp/records/96083
https://ipsj.ixsq.nii.ac.jp/records/96083
445a72a0-26e3-42bf-af1a-705bdbf5a06e
名前 / ファイル ライセンス アクション
IPSJ-SLDM13163018.pdf IPSJ-SLDM13163018.pdf (770.0 kB)
 2100年1月1日からダウンロード可能です。
Copyright (c) 2013 by the Institute of Electronics, Information and Communication Engineers
This SIG report is only available to those in membership of the SIG.
SLDM:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2013-11-20
タイトル
タイトル [招待講演]縦横方向結合共振を用いた三次元クロック分配技術
タイトル
言語 en
タイトル [Invited]3D Clock Distribution Using Vertically/Horizontally Coupled Resonators
言語
言語 jpn
キーワード
主題Scheme Other
主題 3次元集積回路・実装技術,招待講演
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
慶應義塾大学理工学部電子工学科
著者所属
慶應義塾大学理工学部電子工学科
著者所属
慶應義塾大学理工学部電子工学科
著者所属
慶應義塾大学理工学部電子工学科
著者所属(英)
en
Department of Electronics and Electrical Engineering, Keio University
著者所属(英)
en
Department of Electronics and Electrical Engineering, Keio University
著者所属(英)
en
Department of Electronics and Electrical Engineering, Keio University
著者所属(英)
en
Department of Electronics and Electrical Engineering, Keio University
著者名 竹, 康宏 三浦, 典之 石黒, 仁揮 黒田, 忠広

× 竹, 康宏 三浦, 典之 石黒, 仁揮 黒田, 忠広

竹, 康宏
三浦, 典之
石黒, 仁揮
黒田, 忠広

Search repository
著者名(英) Yasuhiro, Take Noriyuki, Miura Hiroki, Ishikuro Tadahiro, Kuroda

× Yasuhiro, Take Noriyuki, Miura Hiroki, Ishikuro Tadahiro, Kuroda

en Yasuhiro, Take
Noriyuki, Miura
Hiroki, Ishikuro
Tadahiro, Kuroda

Search repository
論文抄録
内容記述タイプ Other
内容記述 世界で初めて、外部参照クロックと同期可能な三次元積層チップ間クロック分配を実現した。垂直方向 (積層チップ間) はコイル誘導結合による LC 結合共振器で、水平方向 (チップ面内) は分散したリングオシレータの出力を短絡させた結合共振器で、三次元にクロックを分配する。0.18μm CMOS で積層テストチップの測定結果では、1.1GHz のクロック分配において、1.8V の電源電圧で 18ps 以下、0.9V の電源電圧で 25ps 以下のスキューを達成した。RMS ジッタは 1.72ps 以下であり、提案した周波数ロック/位相引き込み方式は、ロックレンジを±10% に拡張した。
論文抄録(英)
内容記述タイプ Other
内容記述 A 1.1-GHz clock is distributed across stacked chips for the first time. It utilizes vertically coupled LC oscillators and horizontally coupled ring oscillators. Clock skew is less than 18- and 25- ps under a 1.8- and 0.9- V supply, and RMS jitter is smaller than 1.72 ps. The proposed frequency-locking and phase-pulling scheme widens the lock range to +/-10%.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 研究報告システムLSI設計技術(SLDM)

巻 2013-SLDM-163, 号 18, p. 1-4, 発行日 2013-11-20
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-21 13:26:45.918969
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3