WEKO3
アイテム
BeSIM:動作レベル・シミュレータ
https://ipsj.ixsq.nii.ac.jp/records/28222
https://ipsj.ixsq.nii.ac.jp/records/28222bc0cd8cb-0fe7-4dae-8ae3-df4e887ee090
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1990 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1990-12-12 | |||||||
タイトル | ||||||||
タイトル | BeSIM:動作レベル・シミュレータ | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | BeSIM : Behavioral Simulator | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
(株)日立製作所 | ||||||||
著者所属 | ||||||||
(株)日立製作所 | ||||||||
著者所属 | ||||||||
(株)日立製作所 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Hitachi Ltd. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Hitachi Ltd. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Hitachi Ltd. | ||||||||
著者名 |
高嶺, 美夫
× 高嶺, 美夫
|
|||||||
著者名(英) |
Yoshio, Takamine
× Yoshio, Takamine
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 動作レベル・シミュレーションにおいて最も多くの処理時間を要しているのは、プール式や真理値表により記述された組合せ回路部分のイベント評価である。この点に着目し、イベント保留デマンド・ドリブン()方式を考案し、高速な動作レベル・シミュレータBeSIMを開発した。REDD方式は、特にレジスタ前段にある組合せ回路における不要なイベント評価を抑止することにより、当該部分のシミュレーション時間を40?90%削減可能である。Sun SPARC station 370を用い、100kゲート規模のCPUモデルを対象とするシミュレーションをBeSIMにより行った場合、ゲート・レベル論理シミュレータに比べ1桁以上高速な、19.4サイクル/秒の処理速度を得た。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | A new simulation algorithm for high-speed behavioral simulation is described. In behavioral simulation, the process that consumes the most time is the evaluation of combinational logic circuits, which described by Boolean expressions or truth tables. To reduce the time, a reserved-event and demand-driven (REDD) algorithm was developed. It lessens useless evaluations, especially those of circuits located in front of registers. Incorporating this algorithm, a behavioal simulator called BeSIM has been developed. Using a Sun SPARC station 370, BeSIM can simulate a CPU system with about 100 kilogates at a speed of 19.4 cycles per second, which is over ten times faster than that of a gate-level simulator. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1990, 号 100(1990-SLDM-055), p. 25-32, 発行日 1990-12-12 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |