FPGAs用論理合成のための関数分解手法

• Item type: SIG Technical Reports(1)
• 公開日: 1999-09-20
• タイトル: FPGAs用論理合成のための関数分解手法
• タイトル / 言語: en
• タイトル: Finding a good functional decomposition and its application to logic synthesis for LUT - based FPGAs
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京大学工学系研究科電子工学専攻
• 著者所属: 東京大学工学系研究科電子工学専攻
• 著者所属(英): en
• 著者所属(英): Dept. of Electronic Eng., Univ. of Tokyo
• 著者所属(英): en
• 著者所属(英): Dept. of Electronic Eng., Univ. of Tokyo
• 著者名: 喬健; 浅田, 邦博
• 著者名(英): Jian, Qiao; Kunihiro, Asada
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では、ルックアップテーブル(LookUp?Table)ベースのFPGAsの論理合成用関数分解の手法を紹介する。特に、面積最小（LUT数とかCLB数とかの最小）のための、関数分解にあたってのバウンド集合変数の抽出手法、及び部分依存の関数分解(Partially-dependent decomposition)、非離接性の関数分解(Non- disjunctive decomposition)のためののコンパットブルクラス(Compatible Class)のエンコーディング手法を提案する。ベンチマーク回路に対する初期の実験結果も報告し、大部の用例ではLUT数の減少が見られ、提案手法が有効であることが明らかになった。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper presents a logic synthesis approach for LUT-based FPGAs. Targeting area-minimization, our approach is based on functional decomposition. In the stage of bound-set variable's selection, we employ enumerative techniques in trying to find all simple decomposition or to find a good decomposition which has less compatible classes. In the stage of α function encoding, we try to get all possible non-disjuctive decoposition or partially-dependent decomposition to minimize the number of LUTs/CLBs. The preliminary experimental results from a set of MCNC and ISCS benchmarks show that the approach is quite promising.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 1999, 号 75(1999-SLDM-092), p. 1-7, 発行日 1999-09-20
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会