WEKO3
アイテム
動的命令変更機構を持つ組み込み向けJavaプロセッサの設計と評価
https://ipsj.ixsq.nii.ac.jp/records/27512
https://ipsj.ixsq.nii.ac.jp/records/275127de28cbe-1884-4d43-a15a-3d47ef3e28e7
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2002 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2002-03-04 | |||||||
タイトル | ||||||||
タイトル | 動的命令変更機構を持つ組み込み向けJavaプロセッサの設計と評価 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Design and Evaluation of Java Processor with Dynamic Instruction Conversion Mechanism for Embedded Systems | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
奈良先端科学技術大学院大学 | ||||||||
著者所属 | ||||||||
奈良先端科学技術大学院大学 | ||||||||
著者所属 | ||||||||
奈良先端科学技術大学院大学 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Nara Institute of Science and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Nara Institute of Science and Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Nara Institute of Science and Technology | ||||||||
著者名 |
鈴木, 真人
木村, 晋二
渡邉, 勝正
× 鈴木, 真人 木村, 晋二 渡邉, 勝正
|
|||||||
著者名(英) |
Masato, Suzuki
Shinji, Kimura
Katsumasa, Watanabe
× Masato, Suzuki Shinji, Kimura Katsumasa, Watanabe
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 近年,携帯情報端末に Java の実行環境を搭載することが一般的になりつつある.Java バイトコードを直接実行できる Java プロセッサはソフトウェアと比較して実行速度及び省メモリ性に優れており,組み込み分野への応用が期待されている.ここでは,Javaプロセッサの実行効率を向上するための手法として,動的命令変更機構を提案し,その評価を行なう.Javaでは演算の前後にスタック操作が必要となるが,バイトコード実行中にこれらの命令列をRISC型の拡張命令に動的に変更して命令キャッシュを書き換えることで,繰り返し実行での効率を向上させる.この動的命令変更機構を付加した Java プロセッサを設計し,その性能評価を行なう. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Java processors are key for executing Java bytecodes in embedded systems, and are expected low hardware consumption and high execution efficiency. Inthe paper, we propose a dynamic instruction conversion mechanism for a Java processor. Java bytecode is based on stack operations, and we can raise the efficiency by changing these codes into extended codes corresponding to RISC-like operations. Rewriting is done in cache and done in parallel with the direct execution of bytecode. By performing the execution and the conversion in parallel, we can manipulate complex conversions with low hardware cost. The paper shows the design and evaluation of the Java processor with the dynamic instruction conversion mechanism. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2002, 号 18(2001-SLDM-105), p. 33-40, 発行日 2002-03-04 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |