非同期式パイプライン制御回路の論理合成法

• Item type: SIG Technical Reports(1)
• 公開日: 2004-12-02
• タイトル: 非同期式パイプライン制御回路の論理合成法
• タイトル / 言語: en
• タイトル: A Synthesis Method of Control Circuits for Pipelined Asynchronous Processors
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 岡山大学大学院 自然科学研究科
• 著者所属: 岡山大学工学部通信ネットワーク工学科
• 著者所属: 岡山大学工学部通信ネットワーク工学科
• 著者所属: 岡山理科大学工学部電子工学科
• 著者所属(英): en
• 著者所属(英): Graduate School of Natural Science and Technology, Okayama University
• 著者所属(英): en
• 著者所属(英): Dept. of Communication Eng., Okayama University
• 著者所属(英): en
• 著者所属(英): Dept. of Communication Eng., Okayama University
• 著者所属(英): en
• 著者所属(英): Dept. of Electronics Eng., Okayama University of Science, Japan
• 著者名: 大西, 陽三; 籠谷, 裕人; 杉山, 裕二; 岡本, 卓爾
• 著者名(英): Yozo, Onishi; Hiroto, Kagotani; Yuji, Sugiyama; Takuji, Okamoto
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本論文では，依存性グラフと依存関係の組で与えた仕様から，非同期式プロセッサのパイプライン制御回路を合成する手法を提案している．この手法により，依存性グラフと依存関係にしたがって各ノードに対応する制御モジュールを適宜ハンドシェーク接続するだけで制御回路を実現させることができる．特に，制御の流れを稼動相と休止相に分け，それらを並列に動作させることにより，パイプラインの高速化を図っている．また，この手法により，従来の手法よりもハードウェア量が小さくなると考えられる．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We propose a synthesis method of control circuits for pipelined asynchronous processors from specifications given as a dependency graph and dependencies. This method gives control circuits by connecting handshaking control modules corresponding to graph nodes according to the edges of the graph and dependencies. These control modules are designed to achieve efficient pipelines by parallelizing working and idle phases, which are composing a micro-operation. This method can synthesize smaller hardware than a conventional one.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2004, 号 122(2004-SLDM-117), p. 191-196, 発行日 2004-12-02
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会