@techreport{oai:ipsj.ixsq.nii.ac.jp:00027255,
 author = {大西, 陽三 and 籠谷, 裕人 and 杉山, 裕二 and 岡本, 卓爾 and Yozo, Onishi and Hiroto, Kagotani and Yuji, Sugiyama and Takuji, Okamoto},
 issue = {122(2004-SLDM-117)},
 month = {Dec},
 note = {本論文では，依存性グラフと依存関係の組で与えた仕様から，非同期式プロセッサのパイプライン制御回路を合成する手法を提案している．この手法により，依存性グラフと依存関係にしたがって各ノードに対応する制御モジュールを適宜ハンドシェーク接続するだけで制御回路を実現させることができる．特に，制御の流れを稼動相と休止相に分け，それらを並列に動作させることにより，パイプラインの高速化を図っている．また，この手法により，従来の手法よりもハードウェア量が小さくなると考えられる．, We propose a synthesis method of control circuits for pipelined asynchronous processors from specifications given as a dependency graph and dependencies. This method gives control circuits by connecting handshaking control modules corresponding to graph nodes according to the edges of the graph and dependencies. These control modules are designed to achieve efficient pipelines by parallelizing working and idle phases, which are composing a micro-operation. This method can synthesize smaller hardware than a conventional one.},
 title = {非同期式パイプライン制御回路の論理合成法},
 year = {2004}
}