WEKO3
アイテム
相関演算結果を用いた8-VSBイコライザの面積削減
https://ipsj.ixsq.nii.ac.jp/records/27045
https://ipsj.ixsq.nii.ac.jp/records/2704558d71237-6ed3-4232-9d04-52d043cc5d6e
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM06125011.pdf (515.6 kB)
|
Copyright (c) 2006 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2006-05-12 | |||||||
| タイトル | ||||||||
| タイトル | 相関演算結果を用いた8-VSBイコライザの面積削減 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Reduction of Equalizing Circuit Area for 8-VSB Demondulator Using the Result of Correlation Operation | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 神戸大学工学部 | ||||||||
| 著者所属 | ||||||||
| 神戸大学工学部 | ||||||||
| 著者所属 | ||||||||
| 神戸大学工学部 | ||||||||
| 著者所属 | ||||||||
| 神戸大学工学部 | ||||||||
| 著者所属 | ||||||||
| 神戸大学工学部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Engineering, Kobe University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Engineering, Kobe University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Engineering, Kobe University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Engineering, Kobe University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Engineering, Kobe University | ||||||||
| 著者名 |
河嶋, 和美
小西, 悠介
橋口, 裕介
山本, 優
沼, 昌宏
× 河嶋, 和美 小西, 悠介 橋口, 裕介 山本, 優 沼, 昌宏
|
|||||||
| 著者名(英) |
Kazumi, KAWASHIMA
Yusuke, KONISHI
Yusuke, HASHIGUCHI
Yuu, YAMAMOTO
Masahiro, NUMA
× Kazumi, KAWASHIMA Yusuke, KONISHI Yusuke, HASHIGUCHI Yuu, YAMAMOTO Masahiro, NUMA
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 米国地上ディジタル放送に用いられている8－VSB方式はマルチパス妨害の影響を受けやすく，受信機の復調回路にマルチパス除去のための多段フィルタを含んだイコライザが必要になる。そのため，復調回路の中でイコライザが最も大きな面積を占めている。このイコライザに関して，相関演算の結果を利用した伝送路推定に基づいて必要なピット幅をもつ乗算器を割り当てることで，回路面積を削減する手法を提案する。シミュレーションの結果，乗算器のみの回路面積，消費電力を，従来のフィルタ演算部に比べていずれも約４０％削減できることが明らかとなった。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Since the 8-VSB system used for terrestrial digital broadcasting system in U.S.A. is weak to multi-path disturbance, an eqUalizer using filter with many taps for multi-path removal is needed in the 8-VSB demodulator of a receiver. Therefore, the equalizer occupies the largest area in the 8-VSB demodulator. We propose a technique to reduce circuit area for 8-VSB equalizer by allocating multipliers with necessary bit length based on transmission line presumption using the result of correlation operation. The simulation results have shown that both circuit area and power consumption for multipliers are reduced by about 40％. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 2006, 号 41(2006-SLDM-125), p. 61-66, 発行日 2006-05-12 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
