@techreport{oai:ipsj.ixsq.nii.ac.jp:00027045,
 author = {河嶋, 和美 and 小西, 悠介 and 橋口, 裕介 and 山本, 優 and 沼, 昌宏 and Kazumi, KAWASHIMA and Yusuke, KONISHI and Yusuke, HASHIGUCHI and Yuu, YAMAMOTO and Masahiro, NUMA},
 issue = {41(2006-SLDM-125)},
 month = {May},
 note = {米国地上ディジタル放送に用いられている8－VSB方式はマルチパス妨害の影響を受けやすく，受信機の復調回路にマルチパス除去のための多段フィルタを含んだイコライザが必要になる。そのため，復調回路の中でイコライザが最も大きな面積を占めている。このイコライザに関して，相関演算の結果を利用した伝送路推定に基づいて必要なピット幅をもつ乗算器を割り当てることで，回路面積を削減する手法を提案する。シミュレーションの結果，乗算器のみの回路面積，消費電力を，従来のフィルタ演算部に比べていずれも約４０％削減できることが明らかとなった。, Since the 8-VSB system used for terrestrial digital broadcasting system in U.S.A. is weak to multi-path disturbance, an eqUalizer using filter with many taps for multi-path removal is needed in the 8-VSB demodulator of a receiver. Therefore, the equalizer occupies the largest area in the 8-VSB demodulator. We propose a technique to reduce circuit area for 8-VSB equalizer by allocating multipliers with necessary bit length based on transmission line presumption using the result of correlation operation. The simulation results have shown that both circuit area and power consumption for multipliers are reduced by about 40％.},
 title = {相関演算結果を用いた8-VSBイコライザの面積削減},
 year = {2006}
}