TEGチップを用いたオープン故障の解析

• Item type: SIG Technical Reports(1)
• 公開日: 2008-11-10
• タイトル: TEGチップを用いたオープン故障の解析
• タイトル / 言語: en
• タイトル: Analysis of Open Faults using TEG Chip
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 明治大学大学院理工学研究科
• 著者所属: 明治大学大学院理工学研究科
• 著者所属: 明治大学情報コミュニケーション学部
• 著者所属: 徳島大学大学院ソシオテクノサイエンス研究部
• 著者所属: 徳島大学大学院ソシオテクノサイエンス研究部
• 著者所属: 愛媛大学大学院理工学研究科
• 著者所属: 愛媛大学大学院理工学研究科
• 著者所属: 愛媛大学大学院理工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Meiji University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Meiji University
• 著者所属(英): en
• 著者所属(英): School of Information and Communication, Meiji University
• 著者所属(英): en
• 著者所属(英): Institute of Technology and Science, the University of Tokushima
• 著者所属(英): en
• 著者所属(英): Institute of Technology and Science, the University of Tokushima
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Engineering, Ehime University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Engineering, Ehime University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Engineering, Ehime University
• 著者名: 堤, 利幸; 刈谷, 泰由紀; 山崎, 浩二; 橋爪, 正樹; 四柳, 浩之; 高橋, 寛; 樋上, 喜信; 高松, 雄三
• 著者名(英): Toshiyuki, Tsutsumi; Yasuyuki, Kariya; Koji, Yamazaki; Masaki, Hashizume; Hiroyuki, Yotsuyanagi; Hiroshi, Takahashi; Yoshinobu, Higami; Yuzo, Takamatsu
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 半導体技術の高集積化が進み LSI の故障検出や故障診断が難しくなってきている．特に，オープン故障への対策は LSI の微細化に伴いますます重要となってきているが，オープン故障の実用的なモデル化はいまだなされていない．そこで，我々はオープン故障を組み込んだ TEG (Test Element Group ) チップを作製し，その測定データに基づいたオープン故障のモデル化に取り組んでいる．本研究では，TEG チップの測定データの解析を行い，実チップ中の近接する信号線がオープン故障の信号線に実際にどのような影響を及ぼしているかについて報告する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: The high integration of the semiconductor technology advances, and the fault detection and the failure diagnosis of LSI become difficult. Especially, a practicable modeling of an open fault has not been performed yet, though measures against the open fault become important more with advancement of LSI process technology. So, we have fabricated TEG (Test Element Group) chips into which open defects is intentionally built, and then we research on modeling the open fault based on the measurement data of the TEG chips. In this paper, the measurement data of the TEG chip is analyzed, and we report how influence a logical value of a faulty signal line with full open defect actually depend on those of the adjacent signal lines in the real chip.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2008, 号 111(2008-SLDM-137), p. 19-24, 発行日 2008-11-10
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会