WEKO3
アイテム
パイプライン計算機における分岐仮実行アーキテクチャ
https://ipsj.ixsq.nii.ac.jp/records/24555
https://ipsj.ixsq.nii.ac.jp/records/245553f9d53b2-5429-49f7-90da-d2027ee35437
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
|
|
Copyright (c) 1991 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1991-03-11 | |||||||
| タイトル | ||||||||
| タイトル | パイプライン計算機における分岐仮実行アーキテクチャ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Speculative Branch Architecture for Pipelined Computers | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 日本電気(株)C&Cシステム研究所 | ||||||||
| 著者所属 | ||||||||
| 日本電気(株)C&Cシステム研究所 | ||||||||
| 著者所属 | ||||||||
| 日本電気技術情報システム開発(株) | ||||||||
| 著者所属 | ||||||||
| 日本電気(株)C&Cシステム研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| C&C Systems Research Labs., NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| C&C Systems Research Labs., NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NSIS Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| C&C Systems Research Labs., NEC Corporation | ||||||||
| 著者名 |
丸島, 敏一
西, 直樹
大沢, 謙二
中崎, 良成
× 丸島, 敏一 西, 直樹 大沢, 謙二 中崎, 良成
|
|||||||
| 著者名(英) |
Toshikazu, Marushima
Naoki, Nishi
Kenji, Ohsawa
Ryosei, Nakazaki
× Toshikazu, Marushima Naoki, Nishi Kenji, Ohsawa Ryosei, Nakazaki
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 分岐命令の分岐先確定を待たずに予測先命令を実行する、分岐仮実行アーキテクチャを提案する。本アーキテクチャでは、基本ブロック内のin?order実行、基本ブロック間のout?of?order実行という、準動的命令スケジューリングを行なう。これにより、従来複雑な制御を必要とした動的命令スケジューリングを行なうReservation Stationに比べ、より単純な制御論理の下で、より広い型のプログラムにおいて高い性能を見込むことができる。本稿では、このアーキテクチャの構成および動作を説明する。また、シミュレーションによる性能評価により本アーキテクチャの有用性を示す。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | We propose a speculative branch architecture in place of the reservation station which provides a dynamic instruction scheduling. The speculative branch architecture introduces semi-dynamic instruction scheduling; programs are executed in-order intro-basic-block, out-of order inter-basic-block. The architecture has several advantages in its simple logic and high-performance as compared with the complicated reservation station. In this report, we describe a structure and algorithms of this pipeline architecture. Moreover, performance estimation by software simulator is described. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 1991, 号 23(1990-ARC-087), p. 1-8, 発行日 1991-03-11 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||