Item type |
Symposium(1) |
公開日 |
2024-08-21 |
タイトル |
|
|
タイトル |
改良型SEILA(ソフトエラー耐性ラッチ)のα線による耐性評価 |
タイトル |
|
|
言語 |
en |
|
タイトル |
Improved SEILA (Soft Error Immune Latch) Tolerance evaluation by α radiation |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
信頼性 |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_5794 |
|
資源タイプ |
conference paper |
著者所属 |
|
|
|
京都工芸繊維大学電子システム工学専攻 |
著者所属 |
|
|
|
京都工芸繊維大学電子システム工学専攻 |
著者所属 |
|
|
|
京都工芸繊維大学電子システム工学専攻 |
著者所属 |
|
|
|
岡山県立大学情報工学部情報通信工学科 |
著者所属 |
|
|
|
京都工芸繊維大学電子システム工学専攻 |
著者所属(英) |
|
|
|
en |
|
|
Department of Electronics, Kyoto Institute of Technology |
著者所属(英) |
|
|
|
en |
|
|
Department of Electronics, Kyoto Institute of Technology |
著者所属(英) |
|
|
|
en |
|
|
Department of Electronics, Kyoto Institute of Technology |
著者所属(英) |
|
|
|
en |
|
|
Department of Information and Communication Engineering, Okayama Prefectural University |
著者所属(英) |
|
|
|
en |
|
|
Department of Electronics, Kyoto Institute of Technology |
著者名 |
吉田, 圭汰
杉崎, 春斗
中島, 隆一
古田, 潤
小林, 和淑
|
著者名(英) |
Keita, Yoshida
Haruto, Sugisaki
Ryuichi, Nakajima
Jun, Furuta
Kazutoshi, Kobayashi
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
集積回路の微細化に伴い,信頼性の低下が問題となっている.信頼性低下の一因としてソフトエラーが挙げられる.本研究では,先行研究で提案されているソフトエラー耐性ラッチのソフトエラー耐性評価を行う.その結果をもとに,改良型ラッチとそれを使用した 2 つのフリップフロップを提案する.提案したフリップフロップについてシミュレーションを用いた性能評価と,65nm バルクプロセスで設計したチップを用いたα線照射によるソフトエラー耐性評価を行った.評価結果より,改良型ラッチでは改良前で見られたエラーが 0 となった.提案 FF のエラー発生率は一般的な FF である TGFF と比べて 1/125,1/14732 まで減少し,耐性が向上していることを確認した. |
論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
With the miniaturization of integrated circuits, the reliability of integrated circuits has been declining. Soft errors are one of the causes of reliability degradation. In this study, we evaluate the soft-error tolerance of SEILA (Soft Error Immune Latch) in a previous research. Based on the results, we propose an improved latch and two flip-flops that use the improved latch. We evaluate the performance of the proposed flip-flops by circuit simulations and soft-error tolerant evaluation by irradiation of an α source using a chip designed in a 65 nm bulk process. The evaluation results show that the improved latch has no error, which was observed before the improvement. The error rates of the proposed FFs were reduced to 1/125 and 1/14732 compared to TGFF, which is a general FF, confirming the improved tolerance. |
書誌情報 |
DAシンポジウム2024論文集
巻 2024,
p. 155-161,
発行日 2024-08-21
|
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |