ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システム・アーキテクチャ(ARC)
  3. 2001
  4. 76(2001-ARC-144)

大容量FPGA の応用によるマルチプロセッサエミュレーションシステムの評価

https://ipsj.ixsq.nii.ac.jp/records/23575
https://ipsj.ixsq.nii.ac.jp/records/23575
48567521-fcec-40e3-bc9b-d5f43170856b
名前 / ファイル ライセンス アクション
IPSJ-ARC01144005.pdf IPSJ-ARC01144005.pdf (159.1 kB)
Copyright (c) 2001 by the Information Processing Society of Japan
オープンアクセス
Item type SIG Technical Reports(1)
公開日 2001-07-25
タイトル
タイトル 大容量FPGA の応用によるマルチプロセッサエミュレーションシステムの評価
タイトル
言語 en
タイトル Evaluation of a Multiprocessor Emulation System by the Application of Large - scale FPGA
言語
言語 jpn
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
科学技術振興事業団科学技術特別研究員
著者所属
産業技術総合研究所情報処理研究部門
著者所属
産業技術総合研究所情報処理研究部門
著者所属
産業技術総合研究所情報処理研究部門
著者所属
産業技術総合研究所情報処理研究部門
著者所属
株式会社創夢
著者所属(英)
en
Domestic Research Fellow, Japan Science and Technology Corporation
著者所属(英)
en
Information Technology Research Institute, National Institute of Advanced Industrial Science and Technology
著者所属(英)
en
Information Technology Research Institute, National Institute of Advanced Industrial Science and Technology
著者所属(英)
en
Information Technology Research Institute, National Institute of Advanced Industrial Science and Technology
著者所属(英)
en
Information Technology Research Institute, National Institute of Advanced Industrial Science and Technology
著者所属(英)
en
SOUM Corporation
著者名 佐谷野, 健二 片下, 敏宏 小池, 汎平 児玉, 祐悦 坂根, 広史 甲村, 康人

× 佐谷野, 健二 片下, 敏宏 小池, 汎平 児玉, 祐悦 坂根, 広史 甲村, 康人

佐谷野, 健二
片下, 敏宏
小池, 汎平
児玉, 祐悦
坂根, 広史
甲村, 康人

Search repository
著者名(英) Kenji, Sayano Toshihiro, Katashita Hanpei, Koike Yuetsu, Kodama Hirofumi, Sakane Yasuhito, Koumura

× Kenji, Sayano Toshihiro, Katashita Hanpei, Koike Yuetsu, Kodama Hirofumi, Sakane Yasuhito, Koumura

en Kenji, Sayano
Toshihiro, Katashita
Hanpei, Koike
Yuetsu, Kodama
Hirofumi, Sakane
Yasuhito, Koumura

Search repository
論文抄録
内容記述タイプ Other
内容記述 本研究では,大容量FPGA を応用したマルチプロセッサ向けエミュレーションシステムの開発を行った.本システムでは,プロセッサとネットワークルータを単一のFPGA チップ上に実装することで,高速なエミュレーション動作と高い柔軟性を実現している.また,独立した複数のメモリバスにより多様な構造のPE に対応し,高速な差動信号バスを用いることによりシステム全体の性能を考慮して設計が行われている.本稿では,エミュレーションシステムを構成する各コンポーネントの評価結果について述べる.
論文抄録(英)
内容記述タイプ Other
内容記述 In this research, we developed a multiprocessor emulation system by the application of large-scale FPGA. This system realizes very high-speed emulation and high flexibility, since processors and network routers are implemented in a single FPGA chip. Furthermore, various PE structures can be implemented with the individual memory buses, and the system performance at multiprocessor emulation is enhanced with the high-speed differential I/O buses. In this paper, we describe the evaluation results on each component of the emulation system.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AN10096105
書誌情報 情報処理学会研究報告計算機アーキテクチャ(ARC)

巻 2001, 号 76(2001-ARC-144), p. 25-30, 発行日 2001-07-25
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-22 20:18:26.277049
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3