| Item type |
SIG Technical Reports(1) |
| 公開日 |
2024-07-15 |
| タイトル |
|
|
タイトル |
Vivadoシミュレータを利用した再構成可能仮想アクセラレータ(ReVA)のためのシミュレーション環境 |
| 言語 |
|
|
言語 |
jpn |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
東京農工大学工学府 |
| 著者所属 |
|
|
|
東京農工大学工学府 |
| 著者所属 |
|
|
|
東京農工大学工学府 |
| 著者所属 |
|
|
|
熊本大学半導体・デジタル研究教育機構 |
| 著者所属 |
|
|
|
わさらぼ合同会社 |
| 著者所属 |
|
|
|
東京農工大学工学研究院 |
| 著者名 |
川合, 隼矢
前田, 依莉子
矢口, 一基
長名, 保範
三好, 健文
中條, 拓伯
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
近年,人工知能(AI)や高性能計算(HPC)に関する研究が盛んに行われている.これらの分野では計算を高速化するために,計算の一部を FPGA などを用いてハードウェア化する試みがある.しかし,これらの分野における演算処理は膨大であり,FPGA のリソース不足が問題となっている.この問題の解決のため,筆者らは複数の FPGA のリソースを共有し大規模な回路も実装可能とする再構成可能仮想アクセラレータ(ReVA)を研究している.本稿では,ReVA を実際に導入した際の動作を再現するためのシミュレーション環境を提案,実装し,ReVA を利用したときの実行時間を推定した. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10505667 |
| 書誌情報 |
研究報告数理モデル化と問題解決(MPS)
巻 2024-MPS-149,
号 6,
p. 1-4,
発行日 2024-07-15
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8833 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |