WEKO3
アイテム
再構成可能仮想アクセラレータ(ReVA)のためのHLS回路分散機構の実装
https://ipsj.ixsq.nii.ac.jp/records/235602
https://ipsj.ixsq.nii.ac.jp/records/2356023e712265-4e3e-4a0e-8dbd-10ba5fb9139e
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-MPS24149005.pdf (1.2 MB)
2026年7月15日からダウンロード可能です。
|
Copyright (c) 2024 by the Information Processing Society of Japan
|
|
| 非会員：¥660, IPSJ:学会員：¥330, MPS:会員：¥0, DLIB:会員：¥0 | ||
| Item type | SIG Technical Reports(1) | |||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2024-07-15 | |||||||||||||||||||
| タイトル | ||||||||||||||||||||
| タイトル | 再構成可能仮想アクセラレータ(ReVA)のためのHLS回路分散機構の実装 | |||||||||||||||||||
| タイトル | ||||||||||||||||||||
| 言語 | en | |||||||||||||||||||
| タイトル | Implementation of HLS Circuit Partitioning and Distribution for Reconfigurable Virtual Accelerator (ReVA) | |||||||||||||||||||
| 言語 | ||||||||||||||||||||
| 言語 | jpn | |||||||||||||||||||
| 資源タイプ | ||||||||||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||||||||||||||
| 資源タイプ | technical report | |||||||||||||||||||
| 著者所属 | ||||||||||||||||||||
| 東京農工大学大学院工学府 | ||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||
| 東京農工大学大学院工学府 | ||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||
| 東京農工大学大学院工学府 | ||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||
| 東京農工大学大学院工学府 | ||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||
| 熊本大学半導体・デジタル研究教育機構 | ||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||
| わさらぼ合同会社 | ||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||
| 東京農工大学大学院工学研究院先端情報科学部門 | ||||||||||||||||||||
| 著者名 |
矢口, 一基
× 矢口, 一基
× 前田, 依莉子
× 川合, 隼矢
× 照屋, 大地
× 長名, 保範
× 三好, 健文
× 中條, 拓伯
|
|||||||||||||||||||
| 論文抄録 | ||||||||||||||||||||
| 内容記述タイプ | Other | |||||||||||||||||||
| 内容記述 | 近年，高性能計算 (HPC) や人工知能 (AI) などの分野における FPGA を用いたハードウェアアクセラレーションには，FPGA のリソース不足といった問題が生じている．この問題の解決のために，筆者らは複数の FPGA，プロセッサ，メモリを統合して一つの高速な計算器のように扱う再構成可能仮想アクセラレータ (ReVA) について研究している．本稿では，ReVA の機能の一部である HLS 機構と回路分散機構を統合した VA ジェネレータのプロトタイプを設計・実装した． | |||||||||||||||||||
| 書誌レコードID | ||||||||||||||||||||
| 収録物識別子タイプ | NCID | |||||||||||||||||||
| 収録物識別子 | AN10505667 | |||||||||||||||||||
| 書誌情報 |
研究報告数理モデル化と問題解決（MPS） 巻 2024-MPS-149, 号 5, p. 1-4, 発行日 2024-07-15 |
|||||||||||||||||||
| ISSN | ||||||||||||||||||||
| 収録物識別子タイプ | ISSN | |||||||||||||||||||
| 収録物識別子 | 2188-8833 | |||||||||||||||||||
| Notice | ||||||||||||||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||||||||||||||
| 出版者 | ||||||||||||||||||||
| 言語 | ja | |||||||||||||||||||
| 出版者 | 情報処理学会 | |||||||||||||||||||
