@techreport{oai:ipsj.ixsq.nii.ac.jp:00235602,
 author = {矢口, 一基 and 前田, 依莉子 and 川合, 隼矢 and 照屋, 大地 and 長名, 保範 and 三好, 健文 and 中條, 拓伯},
 issue = {5},
 month = {Jul},
 note = {近年，高性能計算 (HPC) や人工知能 (AI) などの分野における FPGA を用いたハードウェアアクセラレーションには，FPGA のリソース不足といった問題が生じている．この問題の解決のために，筆者らは複数の FPGA，プロセッサ，メモリを統合して一つの高速な計算器のように扱う再構成可能仮想アクセラレータ (ReVA) について研究している．本稿では，ReVA の機能の一部である HLS 機構と回路分散機構を統合した VA ジェネレータのプロトタイプを設計・実装した．},
 title = {再構成可能仮想アクセラレータ(ReVA)のためのHLS回路分散機構の実装},
 year = {2024}
}