| Item type |
Trans(1) |
| 公開日 |
2024-03-26 |
| タイトル |
|
|
タイトル |
極低温不揮発FPGAを対象とした誤り耐性量子コンピュータ向け表面符号復号器のRTL設計 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
RTL Design of Surface Code Decoder for Fault-Tolerant Quantum Computers Targeting Cryogenic Non-volatile FPGAs |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
量子コンピュータ，量子誤り訂正，表面符号，不揮発FPGA，RTL設計 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_6501 |
|
資源タイプ |
journal article |
| 著者所属 |
|
|
|
九州大学 |
| 著者所属 |
|
|
|
ナノブリッジ・セミコンダクター株式会社 |
| 著者所属 |
|
|
|
九州大学 |
| 著者所属 |
|
|
|
九州大学 |
| 著者所属 |
|
|
|
ナノブリッジ・セミコンダクター株式会社 |
| 著者所属 |
|
|
|
ナノブリッジ・セミコンダクター株式会社 |
| 著者所属 |
|
|
|
九州大学 |
| 著者所属(英) |
|
|
|
en |
|
|
Kyushu University |
| 著者所属(英) |
|
|
|
en |
|
|
NanoBridge Semiconductor, Inc. |
| 著者所属(英) |
|
|
|
en |
|
|
Kyushu University |
| 著者所属(英) |
|
|
|
en |
|
|
Kyushu University |
| 著者所属(英) |
|
|
|
en |
|
|
NanoBridge Semiconductor, Inc. |
| 著者所属(英) |
|
|
|
en |
|
|
NanoBridge Semiconductor, Inc. |
| 著者所属(英) |
|
|
|
en |
|
|
Kyushu University |
| 著者名 |
中村, 徹舟
宮村, 信
井上, 弘士
川上, 哲志
阪本, 利司
多田, 宗弘
谷本, 輝夫
|
| 著者名(英) |
Tesshu, Nakamura
Makoto, Miyamura
Koji, Inoue
Satoshi, Kawakami
Toshitugu, Sakamoto
Munehiro, Tada
Teruo, Tanimoto
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
量子ハードウェアは高いエラー率を示すため，量子誤り訂正技術の実現が不可欠である．特に，表面符号は高いエラー訂正性能を持つ誤り訂正符号として注目されている．本研究では，極低温環境で動作可能なNanoBridge-FPGAへの実装を目指し，iterative greedyアルゴリズムを用いた表面符号復号器のRTL設計を行った．設計した復号器は，先行研究と同じ誤りシミュレータを用いて動作検証を行い，レイテンシ・使用リソース量の評価も行った．さらに，NanoBridge-FPGAへの論理合成・配置配線も行い，使用リソース量を確認した． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
Since the error rates of existing quantum devices are high, it is essential to realize quantum error correction (QEC) techniques. In particular, surface code (SC) has attracted attention as one of the most promising error-correcting codes. In this study, we have designed an RTL surface code decoder using the iterative greedy algorithm to implement on NanoBridge-FPGA that can operate in cryogenic environments. The designed decoder was verified using the same error simulator as in the previous study, and latency and resource usage were also evaluated. In addition, we performed logic synthesis, placement and routing targeting NanoBridge-FPGA and confirmed the resource usage. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11833852 |
| 書誌情報 |
情報処理学会論文誌コンピューティングシステム（ACS）
巻 17,
号 1,
p. 13-25,
発行日 2024-03-26
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
1882-7829 |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-TACS1701003.pdf (1.2 MB)
