誤り耐性量子計算機上で記憶階層を実現する高圧縮スキャン式メモリレイアウト

• Item type: SIG Technical Reports(1)
• 公開日: 2024-03-21
• タイトル: 誤り耐性量子計算機上で記憶階層を実現する高圧縮スキャン式メモリレイアウト
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京大学大学院理学系研究科
• 著者所属: NTTコンピュータ&データサイエンス研究所
• 著者所属: 東京大学大学院理学系研究科／東京大学知の物理学研究センター／東京大学物性研究所
• 著者所属: NTTコンピュータ&データサイエンス研究所
• 著者名: 小堀, 拓生; 鈴木, 泰成; 藤堂, 眞治; 徳永, 裕己
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 信頼性を要する大規模な量子アルゴリズムを実行するため，表面符号により量子誤り訂正を行う誤り耐性量子計算機の開発が盛んに行われている．表面符号で符号化された論理量子ビットに演算を行うには，補助的な量子ビットが必要となる．できるだけ少ない量子ビット数で大規模な問題を高速に解けるようにするには，量子計算機のどの部分をデータの保持に割り当てどの部分を補助的なスペースに割り当てるかというメモリレイアウトの設計が鍵となる．メモリレイアウトの性能は，全体のうちデータの保持に使われている量子ビットの割合を示す「充填率」と，論理量子ビットに対して基本演算を行う際にかかる時間である「レイテンシ」の二つで特徴づけることができる．充填率が高いほど量子ビットの数が少なくて済み，レイテンシが短いほど計算が高速になるが，この二つはトレードオフの関係にある．従来提案されてきたメモリレイアウトは，レイテンシが定数となる代わり充填率が低い設計となっており，こうした設計は計算速度には優れるものの，量子ビット数が限られている初期の誤り耐性量子計算では実装が難しい．また，実際の量子計算のプログラムでは古典計算機と同様に論理量子ビットのアクセス頻度にはばらつきがあるため，全ての論理量子ビットを高速にアクセスできるよう設計する必要はない．実用的な誤り耐性量子計算機の実現には，充填率とレイテンシのバランスに優れ，実際のプログラムのアクセスパターンに即して効率的に計算が可能なメモリレイアウトが必要となる．本研究では，論理量子ビットを収納するスペースと演算用スペースを分離し高い充填率を達成する，スキャン方式によるメモリレイアウトを提案する．本提案は充填率とレイテンシのトレードオフを柔軟に設計でき，また設計によって漸近的に1に収束する充填率を達成できる．その代償として最悪ケースでのレイテンシは従来手法より劣るものの，アクセスに局所性がある場合は実効的なレイテンシを改善することもできる．スキャン方式のレイアウトは古典計算機における CPU とメモリの関係を元に考案されており，記憶階層やキャッシュ構造といった古典計算機の高速化において重要なアイデアを誤り耐性量子計算記のメモリレイアウト設計に自然に取り込むことができる．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA12894105
• 書誌情報: 研究報告量子ソフトウェア（QS）; 巻 2024-QS-11, 号 19, p. 1-9, 発行日 2024-03-21
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2435-6492
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会