WEKO3
アイテム
RTLで設計可能なFPGA回路のためのCAD開発
https://ipsj.ixsq.nii.ac.jp/records/229534
https://ipsj.ixsq.nii.ac.jp/records/2295342673fb47-f7d5-4564-bcda-9932f83e9143
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-Z85-1A-02.pdf (569.3 kB)
|
Copyright (c) 2023 by the Information Processing Society of Japan
|
| Item type | National Convention(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2023-02-16 | |||||||||
| タイトル | ||||||||||
| タイトル | RTLで設計可能なFPGA回路のためのCAD開発 | |||||||||
| 言語 | ||||||||||
| 言語 | jpn | |||||||||
| キーワード | ||||||||||
| 主題Scheme | Other | |||||||||
| 主題 | コンピュータシステム | |||||||||
| 資源タイプ | ||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||||
| 資源タイプ | conference paper | |||||||||
| 著者所属 | ||||||||||
| 北星学園大 | ||||||||||
| 著者所属 | ||||||||||
| 北星学園大 | ||||||||||
| 著者名 |
佐藤, 友暁
× 佐藤, 友暁
× 豊嶋, 真帆
|
|||||||||
| 論文抄録 | ||||||||||
| 内容記述タイプ | Other | |||||||||
| 内容記述 | FPGAを使用した処理は再構成可能であり並列処理が容易である。しかしFPGAはASICに比べて動作周波数が遅い問題がある。この問題を解決するために, 著者らはRTLで設計可能なFPGAを提案してきた。このFPGAはLB, CB, SBの３つのブロックとそれらを接続する配線で構成されている。RTLで設計可能であるためFPGAとASICの協調設計が容易に実現可能である。FPGAにおいてはFPGA上で動作する回路を設計するCADツールが不可欠であるが実現されていない。本論文では, FPGA上のCBのためのCADツールのアルゴリズムを提案し, Pythonを使用してこのアルゴリズムの検証を行う。 | |||||||||
| 書誌レコードID | ||||||||||
| 収録物識別子タイプ | NCID | |||||||||
| 収録物識別子 | AN00349328 | |||||||||
| 書誌情報 |
第85回全国大会講演論文集 巻 2023, 号 1, p. 3-4, 発行日 2023-02-16 |
|||||||||
| 出版者 | ||||||||||
| 言語 | ja | |||||||||
| 出版者 | 情報処理学会 | |||||||||
