WEKO3
アイテム
FPGAを対象とした高速な32ビットおよび48ビットの乗算器
https://ipsj.ixsq.nii.ac.jp/records/228989
https://ipsj.ixsq.nii.ac.jp/records/2289890c44dd80-eca8-4e17-bae6-946a34542ad1
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-EMB23064001.pdf (1.2 MB)
|
Copyright (c) 2023 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2023-11-09 | |||||||||||||
| タイトル | ||||||||||||||
| タイトル | FPGAを対象とした高速な32ビットおよび48ビットの乗算器 | |||||||||||||
| 言語 | ||||||||||||||
| 言語 | jpn | |||||||||||||
| キーワード | ||||||||||||||
| 主題Scheme | Other | |||||||||||||
| 主題 | アーキテクチャ | |||||||||||||
| 資源タイプ | ||||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||||||||
| 資源タイプ | technical report | |||||||||||||
| 著者所属 | ||||||||||||||
| 立命館大学 | ||||||||||||||
| 著者所属 | ||||||||||||||
| 立命館大学 | ||||||||||||||
| 著者所属 | ||||||||||||||
| 大阪大学 | ||||||||||||||
| 著者所属 | ||||||||||||||
| 立命館大学 | ||||||||||||||
| 著者名 |
大橋, 和奏
× 大橋, 和奏
× 山口, 葵生
× 西川, 広記
× 冨山, 宏之
|
|||||||||||||
| 論文抄録 | ||||||||||||||
| 内容記述タイプ | Other | |||||||||||||
| 内容記述 | 近年，画像処理や人工知能などの分野で演算処理の速い乗算器の需要が高まっている．そこで本論文では，Xilinx 標準の乗算器 IP を改良した 32 ビット乗算器と 48 ビット乗算器を提案する．Xilinx 社 Vivado を用いて乗算器の遅延時間，消費電力を測定した．測定した結果，改良した乗算器は遅延時間が最大で 20％ 削減されることが確認できた． | |||||||||||||
| 書誌レコードID | ||||||||||||||
| 収録物識別子タイプ | NCID | |||||||||||||
| 収録物識別子 | AA12149313 | |||||||||||||
| 書誌情報 |
研究報告組込みシステム（EMB） 巻 2023-EMB-64, 号 1, p. 1-2, 発行日 2023-11-09 |
|||||||||||||
| ISSN | ||||||||||||||
| 収録物識別子タイプ | ISSN | |||||||||||||
| 収録物識別子 | 2188-868X | |||||||||||||
| Notice | ||||||||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||||||||
| 出版者 | ||||||||||||||
| 言語 | ja | |||||||||||||
| 出版者 | 情報処理学会 | |||||||||||||
