大規模処理用FPGAアクセラレータの高位設計

• Item type: Symposium(1)
• 公開日: 2022-08-24
• タイトル: 大規模処理用FPGAアクセラレータの高位設計
• タイトル / 言語: en
• タイトル: High-level Designing of Large-scale FPGA accelerators
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 特別セッション：リコンフィギャラブルシステム研究セッション
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 東北大学大学院情報科学研究科
• 著者名: ウィッデヤスーリヤ, ハシタ ムトゥマラ
• 著者名(英): Hasitha, Muthumala Waidyasooriya
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年 FPGA の処理性能が非常に上がっており，高性能演算，ビッグデータ処理，映像符号化処理などのさまざまな大規模データ処理の実装が可能になっている．FPGA アクセラレータ設計時間は膨大であり，それを削減するため OpenCL, OneAPI などの高位設計環境が既に提案されている．しかしながら，処理ごとに最適なアーキテクチャを設計する必要があるため，高位設計ツールを使っていても設計時間が非常に大きい．処理の論理的な動作をソフトウェアプログラムで記述するだけで，目的とした回路アーキテクチャにならない．期待する性能を達成可能なアクセラレータを設計するには，長年の高位設計経験が必要になる．本論文では複数の設計事例を紹介し，大規模処理用 FPGA アクセラレータの高位設計について議論する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Due to the recent development in FPGA technology, FPGAs are suitable for large-scale computations such as high-performance computing, big-data processing, video encoding, etc. High-level development environments such as OpenCL and OneAPI have been proposed to reduce large FPGA accelerator design time. Since we have to design specific architecture for a given application, design time is still large despite using high-level design environments. Just writing the logical behavior in software does not guarantee a reasonable processing speed. Usually, many years of experience is required to extract optimal performance. This paper discusses how to design FPGA accelerators using many design examples.
• 書誌情報: DAシンポジウム2022論文集; 巻 2022, p. 168-173, 発行日 2022-08-24
• 出版者 / 言語: ja
• 出版者: 情報処理学会