| Item type |
SIG Technical Reports(1) |
| 公開日 |
2022-03-03 |
| タイトル |
|
|
タイトル |
AI によるLSIレイアウト上の欠陥検出のための新しい欠陥モデルの検討 |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
高信頼性技術 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
東京都立大学大学院システムデザイン研究科 |
| 著者所属 |
|
|
|
東京都立大学大学院システムデザイン研究科 |
| 著者所属 |
|
|
|
日本大学生産工学部 |
| 著者所属 |
|
|
|
東京都立大学システムデザイン学部 |
| 著者所属(英) |
|
|
|
en |
|
|
Department of Electrical Eng. and Sci., Tokyo Metropolitan University |
| 著者所属(英) |
|
|
|
en |
|
|
Department of Electrical Eng. and Sci., Tokyo Metropolitan University |
| 著者所属(英) |
|
|
|
en |
|
|
College of Industrial Technology, Nihon University |
| 著者所属(英) |
|
|
|
en |
|
|
Department of Electrical Eng. and Sci., Tokyo Metropolitan University |
| 著者名 |
川口, 大樹
藤田, 樹
永村, 美一
新井, 雅之
福本, 聡
|
| 著者名(英) |
Hiroki, Kawaguchi
Itsuki, Fujita
Yoshikazu, Nagamura
Masayuki, Arai
Satoshi, Fukumoto
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
現在，半導体集積回路は様々な製品やシステムの構成に必要不可欠な存在であり，その信頼性を確保することは重要である．本研究では，LSI の回路レイアウトに起因する不良を予測，特定することを目的として AI 技術を用いて回路レイアウトを解析する手法について検討している．今回は，欠陥発生の危険性の有無を畳み込みニューラルネットワークで推定するために，特定の特徴を持つレイアウト図形 (配線パターン) とその周囲の回路レイアウトの構造に起因して欠陥が発生するモデルを検討した． |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
| 書誌情報 |
研究報告システムとLSIの設計技術（SLDM）
巻 2022-SLDM-198,
号 23,
p. 1-6,
発行日 2022-03-03
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8639 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-SLDM22198023.pdf (2.4 MB)
