ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 2021
  4. 2021-SLDM-196

動作環境適応型パワーゲーティングスイッチ制御技術とその不揮発ロジックLSIへの応用

https://ipsj.ixsq.nii.ac.jp/records/214054
https://ipsj.ixsq.nii.ac.jp/records/214054
cf2be191-a42f-4fb8-9066-72379796a486
名前 / ファイル ライセンス アクション
IPSJ-SLDM21196039.pdf IPSJ-SLDM21196039.pdf (2.0 MB)
Copyright (c) 2021 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
SLDM:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2021-11-24
タイトル
タイトル 動作環境適応型パワーゲーティングスイッチ制御技術とその不揮発ロジックLSIへの応用
タイトル
言語 en
タイトル Operating-Condition-Aware Power-Gating-Switch Control Technique and Its Application to Nonvolatile Logic LSI
言語
言語 jpn
キーワード
主題Scheme Other
主題 ハードウエアデザイン
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
東北大学工学研究科/東北大学電気通信研究所
著者所属
東北大学電気通信研究所
著者所属
東北大学電気通信研究所
著者所属(英)
en
Graduate School of Engineering, Tohoku University / RIEC, Tohoku University
著者所属(英)
en
RIEC, Tohoku University
著者所属(英)
en
RIEC, Tohoku University
著者名 鐘, 方岑

× 鐘, 方岑

鐘, 方岑

Search repository
夏井, 雅典

× 夏井, 雅典

夏井, 雅典

Search repository
羽生, 貴弘

× 羽生, 貴弘

羽生, 貴弘

Search repository
著者名(英) Fangcen, Zhong

× Fangcen, Zhong

en Fangcen, Zhong

Search repository
Masanori, Natsui

× Masanori, Natsui

en Masanori, Natsui

Search repository
Takahiro, Hanyu

× Takahiro, Hanyu

en Takahiro, Hanyu

Search repository
論文抄録
内容記述タイプ Other
内容記述 本稿では,不揮発 LSI にパワーゲーティングを適用する際に生じる突入電流の影響や電圧変動の抑制を目的とした回路技術について述べる.提案する回路構造は,複数のパワーゲーティングスイッチによって構成さ れており,予想される動作条件に応じてそのうちの 1 つを動的に選択することで,パワーゲーティング前後における突入電流や電圧変動に伴う性能劣化を最小限に抑えることが可能である.具体的な応用例として,スピン注入トルク型磁気抵抗ランダムアクセスメモリ(STT-MRAM)のサブアレイレベルのパワーゲーティングに本技術を適用 し,所定の性能を満たしつつ,突入電流を最大 87.8%,スリープ状態からの復帰時間を最大 80.0% 低減することが可能であることを示す.
論文抄録(英)
内容記述タイプ Other
内容記述 This paper describes a circuit technique for stabilizing the operation of nonvolatile LSIs during power gating by minimizing the effect of inrush current and voltage fluctuations. The proposed structure consists of several power gating switches, and one of them can be dynamically selected according to the expected operation conditions to minimize the performance degradation due to inrush current and voltage fluctuations in the power supply before and after power gating. As a specific application example, this technique is applied to sub-array-level power gating of a spin-transfer torque magneto-resistive random-access memory (STT-MRAM). As a result, inrush current level and the recovery time of the power supply from a sleep state are reduced by up to 87.8% and 80.0%, respectively, while satisfying given performance requirements.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 研究報告システムとLSIの設計技術(SLDM)

巻 2021-SLDM-196, 号 39, p. 1-6, 発行日 2021-11-24
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8639
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 16:55:19.074202
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3