@techreport{oai:ipsj.ixsq.nii.ac.jp:00214054, author = {鐘, 方岑 and 夏井, 雅典 and 羽生, 貴弘 and Fangcen, Zhong and Masanori, Natsui and Takahiro, Hanyu}, issue = {39}, month = {Nov}, note = {本稿では,不揮発 LSI にパワーゲーティングを適用する際に生じる突入電流の影響や電圧変動の抑制を目的とした回路技術について述べる.提案する回路構造は,複数のパワーゲーティングスイッチによって構成さ れており,予想される動作条件に応じてそのうちの 1 つを動的に選択することで,パワーゲーティング前後における突入電流や電圧変動に伴う性能劣化を最小限に抑えることが可能である.具体的な応用例として,スピン注入トルク型磁気抵抗ランダムアクセスメモリ(STT-MRAM)のサブアレイレベルのパワーゲーティングに本技術を適用 し,所定の性能を満たしつつ,突入電流を最大 87.8%,スリープ状態からの復帰時間を最大 80.0% 低減することが可能であることを示す., This paper describes a circuit technique for stabilizing the operation of nonvolatile LSIs during power gating by minimizing the effect of inrush current and voltage fluctuations. The proposed structure consists of several power gating switches, and one of them can be dynamically selected according to the expected operation conditions to minimize the performance degradation due to inrush current and voltage fluctuations in the power supply before and after power gating. As a specific application example, this technique is applied to sub-array-level power gating of a spin-transfer torque magneto-resistive random-access memory (STT-MRAM). As a result, inrush current level and the recovery time of the power supply from a sleep state are reduced by up to 87.8% and 80.0%, respectively, while satisfying given performance requirements.}, title = {動作環境適応型パワーゲーティングスイッチ制御技術とその不揮発ロジックLSIへの応用}, year = {2021} }