Item type |
SIG Technical Reports(1) |
公開日 |
2021-11-24 |
タイトル |
|
|
タイトル |
RISC-V を用いた畳み込みニューラルネットワーク |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
ハードウエアデザイン |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
電気通信大学 |
著者所属 |
|
|
|
電気通信大学 |
著者所属(英) |
|
|
|
en |
|
|
Faculty of Engineering, First University |
著者所属(英) |
|
|
|
en |
|
|
Faculty of Engineering, First University |
著者名 |
大城, 広輝
範, 公可
|
著者名(英) |
Koki, Oshiro
Cong-Kha, Pham
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
近年,畳み込みニューラルネットワーク (CNN : Convolutional Neural Network) の FPGA 実装による研究が進められている.本稿では,RISC-V CPU に積和演算命令の追加及び近似乗算器の実装を提案する.提案回路では,従来の Baugh-Wooley アルゴリズムによる符号付き乗算器の代わりに CPP 乗算器を用いることで回路規模を削減している.また,乗算器の近似化を行うことで回路を簡素にしている.シミュレーション結果では,CNN 全体の実行時間を 28.6 %削減し,乗算器の近似化により,微量ながらも全体の回路規模の削減と動作周波数の改善を行った. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
書誌情報 |
研究報告システムとLSIの設計技術(SLDM)
巻 2021-SLDM-196,
号 38,
p. 1-4,
発行日 2021-11-24
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8639 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |