@techreport{oai:ipsj.ixsq.nii.ac.jp:00214053,
 author = {大城, 広輝 and 範, 公可 and Koki, Oshiro and Cong-Kha, Pham},
 issue = {38},
 month = {Nov},
 note = {近年，畳み込みニューラルネットワーク (CNN : Convolutional Neural Network) の FPGA 実装による研究が進められている．本稿では，RISC-V CPU に積和演算命令の追加及び近似乗算器の実装を提案する．提案回路では，従来の Baugh-Wooley アルゴリズムによる符号付き乗算器の代わりに CPP 乗算器を用いることで回路規模を削減している．また，乗算器の近似化を行うことで回路を簡素にしている．シミュレーション結果では，CNN 全体の実行時間を 28.6 ％削減し，乗算器の近似化により，微量ながらも全体の回路規模の削減と動作周波数の改善を行った．},
 title = {RISC-V を用いた畳み込みニューラルネットワーク},
 year = {2021}
}