ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システム・アーキテクチャ(ARC)
  3. 2021
  4. 2021-ARC-245

Neural ODEの軽量化モデルによる小規模FPGA向けドメイン適応

https://ipsj.ixsq.nii.ac.jp/records/211918
https://ipsj.ixsq.nii.ac.jp/records/211918
62915849-e27e-4177-9280-657d0c3f2d82
名前 / ファイル ライセンス アクション
IPSJ-ARC21245020.pdf IPSJ-ARC21245020.pdf (2.0 MB)
Copyright (c) 2021 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
ARC:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2021-07-13
タイトル
タイトル Neural ODEの軽量化モデルによる小規模FPGA向けドメイン適応
タイトル
言語 en
タイトル A Domain Adaptation Method using Light-Weight Neural ODE for Low-Cost FPGAs
言語
言語 jpn
キーワード
主題Scheme Other
主題 ニューラルネットワーク
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
慶應義塾大学大学院理工学研究科
著者所属
慶應義塾大学大学院理工学研究科
著者所属
慶應義塾大学大学院理工学研究科
著者所属
慶應義塾大学大学院理工学研究科
著者所属(英)
en
Graduate School of Science and Technology, Keio University
著者所属(英)
en
Graduate School of Science and Technology, Keio University
著者所属(英)
en
Graduate School of Science and Technology, Keio University
著者所属(英)
en
Graduate School of Science and Technology, Keio University
著者名 川上, 大輝

× 川上, 大輝

川上, 大輝

Search repository
渡邉, 寛悠

× 渡邉, 寛悠

渡邉, 寛悠

Search repository
杉浦, 圭祐

× 杉浦, 圭祐

杉浦, 圭祐

Search repository
松谷, 宏紀

× 松谷, 宏紀

松谷, 宏紀

Search repository
著者名(英) Hiroki, Kawakami

× Hiroki, Kawakami

en Hiroki, Kawakami

Search repository
Hirohisa, Watanabe

× Hirohisa, Watanabe

en Hirohisa, Watanabe

Search repository
Keisuke, Sugiura

× Keisuke, Sugiura

en Keisuke, Sugiura

Search repository
Hiroki, Matsutani

× Hiroki, Matsutani

en Hiroki, Matsutani

Search repository
論文抄録
内容記述タイプ Other
内容記述 エッジデバイスには計算リソースの制限があり,大規模なニューラルネットワークを用いることが難しい.深層学習の課題としてデータ領域の変化があり,これに適応させるドメイン適応という技術がある.これらの課題に 取り組んだ研究として,Neural ODE を用いたエッジデバイス向けドメイン適応手法が提案されている.しかし,その研究では深層学習モデルの積層構造を 1 つのみエッジデバイスとして FPGA(Field-Programmable Gate Array) にオフロードしており,他の積層構造をプロセッシングシステムで処理するため高速化が限られている.本研究では エッジデバイスとして小規模 FPGA を用いることを前提とした軽量化モデルを提案し,FPGA 上に全ての積層構造を実装しリソース使用量や精度の評価を行った.提案モデルを FPGA に載せることにより,一部の処理が 27.9 倍の高速化となることを示した.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AN10096105
書誌情報 研究報告システム・アーキテクチャ(ARC)

巻 2021-ARC-245, 号 20, p. 1-6, 発行日 2021-07-13
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8574
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 17:37:57.476506
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3