ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システム・アーキテクチャ(ARC)
  3. 2021
  4. 2021-ARC-244

レジスタ転送レベル回路における故障診断容易化 のためのコントローラの制御信号のドントケア割当て法

https://ipsj.ixsq.nii.ac.jp/records/210481
https://ipsj.ixsq.nii.ac.jp/records/210481
41144227-5144-4e39-be27-f8eeae63cdc5
名前 / ファイル ライセンス アクション
IPSJ-ARC21244032.pdf IPSJ-ARC21244032.pdf (2.1 MB)
Copyright (c) 2021 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
ARC:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2021-03-18
タイトル
タイトル レジスタ転送レベル回路における故障診断容易化 のためのコントローラの制御信号のドントケア割当て法
タイトル
言語 en
タイトル A Don't Care Filling Method of Control Signals for Controllers to Enhance Fault Diagnosability at Register Transfer Level
言語
言語 jpn
キーワード
主題Scheme Other
主題 高信頼化技術
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
日本大学大学院生産工学研究科
著者所属
日本大学大学院生産工学研究科
著者所属
明治大学情報コミュニケーション学部
著者所属(英)
en
College of Industrial Technology Nihon University
著者所属(英)
en
College of Industrial Technology Nihon University
著者所属(英)
en
School of Information and Communication, Meiji University
著者名 土渕, 航平

× 土渕, 航平

土渕, 航平

Search repository
細川, 利典

× 細川, 利典

細川, 利典

Search repository
山崎, 浩二

× 山崎, 浩二

山崎, 浩二

Search repository
著者名(英) Kohei, Tsuchibuchi

× Kohei, Tsuchibuchi

en Kohei, Tsuchibuchi

Search repository
Toshinori, Hosokawa

× Toshinori, Hosokawa

en Toshinori, Hosokawa

Search repository
Koji, Yamazaki

× Koji, Yamazaki

en Koji, Yamazaki

Search repository
論文抄録
内容記述タイプ Other
内容記述 近年の半導体微細化技術の進歩に伴い,超大規模集積回路において,故障解析は歩留まりの向上のために重要である.被疑故障を事前に絞り込んでおく故障診断は,故障解析の重要なステップであり,故障解析コストの低減のために重要で ある.被疑故障数削減のためにゲートレベルやレイアウトレベルにおけるテストポイント挿入などの診断容易化設計が提案され ているが,面積オーバーヘッドやタイミングの最適性の損失という課題が発生する.本論文では,レジスタ転送レベルにおける 診断容易化設計手法を提案する.診断容易性のためのコントローラの各状態遷移における制御信号のドントケア割当て問題を疑似ブール最適化問題として定式化する.
論文抄録(英)
内容記述タイプ Other
内容記述 With the progress of semiconductor technology in recent years, fault analysis is important to improve the yield of VLSIs. Fault diagnosis, which narrows down suspected faults in advance, is an important step in fault analysis and is important to reduce the cost of fault analysis. To reduce the number of suspected faults, design-for-diagnosability methods such as test point insertion at gate level and layout level have been proposed. However, the design-for-diagnosability methods cause problems such as area overhead and destroy of timing optimization. In this paper, we propose a design-for-diagnosability method at register transfer level. Don't care filling problem of control signals on each state transition of controllers for fault diagnosability is formulated as a pseudo-Boolean optimization problem.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AN10096105
書誌情報 研究報告システム・アーキテクチャ(ARC)

巻 2021-ARC-244, 号 32, p. 1-6, 発行日 2021-03-18
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8574
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 18:08:46.828076
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3