WEKO3
アイテム
RISC-Vを基本とする構成可変プロセッサのためのハードウェア開発環境の検討
https://ipsj.ixsq.nii.ac.jp/records/195204
https://ipsj.ixsq.nii.ac.jp/records/1952046d4dc6f2-1d0b-41d3-bac5-fafd6ac6061b
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-EMB19050012.pdf (4.0 MB)
|
Copyright (c) 2019 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2019-03-10 | |||||||||
| タイトル | ||||||||||
| タイトル | RISC-Vを基本とする構成可変プロセッサのためのハードウェア開発環境の検討 | |||||||||
| 言語 | ||||||||||
| 言語 | jpn | |||||||||
| キーワード | ||||||||||
| 主題Scheme | Other | |||||||||
| 主題 | アーキテクチャ，設計手法 | |||||||||
| 資源タイプ | ||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||||
| 資源タイプ | technical report | |||||||||
| 著者所属 | ||||||||||
| 大阪大学大学院情報科学研究科 | ||||||||||
| 著者所属 | ||||||||||
| 近畿大学理工学部 | ||||||||||
| 著者名 |
竹谷, 凌
× 竹谷, 凌
× 武内, 良典
|
|||||||||
| 論文抄録 | ||||||||||
| 内容記述タイプ | Other | |||||||||
| 内容記述 | 本研究では，RISC-V を基本とする応用に特化した処理に適したアーキテクチャの構成変更が容易であるプロセッサのハードウェア (HW) 開発環境を提案する．RISC-V はオープンな命令セットアーキテクチャ (ISA) として注目度が高まっている．現在は Internet of Things (IoT) 時代となり，機器の少量多品種化が進んでいる．また，これらの機器には，マイクロプロセッサが搭載されている．IoT 機器では，それぞれの応用に特化した処理が求められるようになっている．したがって，プロセッサのアーキテクチャを容易に変更できる構成可変プロセッサへの期待が高まっている．そこで，本稿では，RISC-V の ISA を基本とした構成可変であるプロセッサの HW 開発環境の構築を行った．また，生成されたプロセッサの網羅的な確認を行い，HW の性能評価を行った．また，命令拡張を行う際の従来手法との設計工数の比較を行った． | |||||||||
| 書誌レコードID | ||||||||||
| 収録物識別子タイプ | NCID | |||||||||
| 収録物識別子 | AA12149313 | |||||||||
| 書誌情報 |
研究報告組込みシステム（EMB） 巻 2019-EMB-50, 号 12, p. 1-6, 発行日 2019-03-10 |
|||||||||
| ISSN | ||||||||||
| 収録物識別子タイプ | ISSN | |||||||||
| 収録物識別子 | 2188-868X | |||||||||
| Notice | ||||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||||
| 出版者 | ||||||||||
| 言語 | ja | |||||||||
| 出版者 | 情報処理学会 | |||||||||
