論理BISTのテスト電力制御手法とTEG評価について

• Item type: SIG Technical Reports(1)
• 公開日: 2018-11-28
• タイトル: 論理BISTのテスト電力制御手法とTEG評価について
• タイトル / 言語: en
• タイトル: Evaluation of Flexible Test Power Control for Logic BIST in TEG Chips
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: テスト生成・テスト容易化設計
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 九州工業大学
• 著者所属: 愛媛大学
• 著者所属: 九州工業大学
• 著者所属: 九州工業大学
• 著者所属(英): en
• 著者所属(英): Kyushu Institute of Technology,
• 著者所属(英): en
• 著者所属(英): Ehime University,
• 著者所属(英): en
• 著者所属(英): Kyushu Institute of Technology,
• 著者所属(英): en
• 著者所属(英): Kyushu Institute of Technology,
• 著者名: 加藤, 隆明; 王, 森レイ; 佐藤, 康夫; 梶原, 誠司
• 著者名(英): Takaaki, Kato; Senling, Wang; Yasuo, Sato; Seiji, Kajihara
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: スキヤンベースの論理 BIST では，過度のテスト時消費電力が問題となる．一方，電力削減は故障検出率向上及びテスト時間削減とのトレードオフであるため，単に電力削減だけではなくテスト対象回路毎に適した電力レベルでのテストが必要となる．本稿では，テスト電力制御と故障検出率向上のためのスキャンイン電力制御手法にスキャンアウト及びキャプチヤ電力低減手法を組合せた総合的なテスト電力制御手法の評価を行った．論理 ／ 故障シミュレーション評価及び TEG 実測定評価でテスト電力制御の有効性を示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Scan-based logic BIST has a crucial problem of high test power dissipation. Its solution requires a flexible test power control specified for each circuit because of trade-otf between test power, fault coverage, and test application time. This paper addresses evaluation of the scan-in power reduction techniques with scan-out and capture reduction techniques. In addition to simulation-based experiments, measurement results of TEG chips' experiments are shown to make sure the effectiveness of the techniques.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2018-SLDM-185, 号 24, p. 1-6, 発行日 2018-11-28
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会