@techreport{oai:ipsj.ixsq.nii.ac.jp:00192596,
 author = {加藤, 隆明 and 王, 森レイ and 佐藤, 康夫 and 梶原, 誠司 and Takaaki, Kato and Senling, Wang and Yasuo, Sato and Seiji, Kajihara},
 issue = {24},
 month = {Nov},
 note = {スキヤンベースの論理 BIST では,過度のテスト時消費電力が問題となる.一方,電力削減は故障検出率向上及びテスト時間削減とのトレードオフであるため,単に電力削減だけではなくテスト対象回路毎に適した電力レベルでのテストが必要となる.本稿では,テスト電力制御と故障検出率向上のためのスキャンイン電力制御手法にスキャンアウト及びキャプチヤ電力低減手法を組合せた総合的なテスト電力制御手法の評価を行った.論理 / 故障シミュレーション評価及び TEG 実測定評価でテスト電力制御の有効性を示す., Scan-based logic BIST has a crucial problem of high test power dissipation. Its solution requires a flexible test power control specified for each circuit because of trade-otf between test power, fault coverage, and test application time. This paper addresses evaluation of the scan-in power reduction techniques with scan-out and capture reduction techniques. In addition to simulation-based experiments, measurement results of TEG chips' experiments are shown to make sure the effectiveness of the techniques.},
 title = {論理BISTのテスト電力制御手法とTEG評価について},
 year = {2018}
}