| Item type |
Symposium(1) |
| 公開日 |
2018-08-22 |
| タイトル |
|
|
タイトル |
積和演算ライブラリを用いたCyberWorkBench<sup>(R)</sup>高位合成フロー |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Multiply-Accumulate Class Library for CyberWorkBench<sup>(R)</sup> Highlevel Synthesis |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
高位合成 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_5794 |
|
資源タイプ |
conference paper |
| 著者所属 |
|
|
|
日本電気株式会社 |
| 著者所属 |
|
|
|
日本電気株式会社 |
| 著者所属 |
|
|
|
日本電気株式会社 |
| 著者所属 |
|
|
|
名古屋大学 |
| 著者所属 |
|
|
|
兵庫県立大学 |
| 著者所属 |
|
|
|
日本電気株式会社 |
| 著者所属(英) |
|
|
|
en |
|
|
NEC Corporation. |
| 著者所属(英) |
|
|
|
en |
|
|
NEC Corporation. |
| 著者所属(英) |
|
|
|
en |
|
|
NEC Corporation. |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya University |
| 著者所属(英) |
|
|
|
en |
|
|
University of Hyogo |
| 著者所属(英) |
|
|
|
en |
|
|
NEC Corporation. |
| 著者名 |
酒井, 完
青山, 哲也
高橋, 渡
本田, 晋也
中本, 幸一
若林, 一敏
|
| 著者名(英) |
Tamotsu, Sakai
Tetsuya, Aoyama
Wataru, Takahashi
Shinya, Honda
Yukikazu, Nakamoto
Kazutoshi, Wakabayashi
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
本稿では，積和演算ライブラリを高位合成ツール上で実現するフローを提案する．まず，既存の高位合成ツール上の FIR フィルタ専用ライブラリで実現されているハードウェア構造を一般化し，本ハードウェア構造は従来適用対象であったパイプライン回路だけでなく順序回路においても使用可能であること，また DSP ブロックの適切な利用により高性能なデザイン生成が可能であることを示した．高位合成ツール上で本ハードウェア構造を実現する為，積和演算ライブラリ関数の呼出し部を適切な単位で分割し，各分割単位を多サイクル入力型のパイプライン演算器として合成するフローを提案した．本フローを高位合成ツール CyberWorkBench (R) 上に構築し，より高性能なデザインが得られていることを確認した． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
This paper proposes a high level synthesis design flow using the class library for multiply-accumulate (MAC) operation. Firstly, we generalize the hardware structure which is synthesized from the library dedicated for FIR filter on conventional high-level synthesis tool.We then indicate this generalized structure can be used in sequential circuit design as well as pipelined circuit design and a high performance design can be gained by taking full advantage of functionality provided in the embedded DSP blocks. To synthesize this generalized structure from high level synthesis tool, we propose high level synthesis design flow: MAC library function call is divided into several units and each division unit is synthesized as a pipelined operator with input at multiple cycles. Applying this proposed flow to high level synthesis tool CyberWorkBench (R), high-performance designs in a various range of applications can be gained. |
| 書誌情報 |
DAシンポジウム2018論文集
巻 2018,
p. 69-74,
発行日 2018-08-22
|
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-DAS2018014.pdf (1.6 MB)
