| Item type |
Trans(1) |
| 公開日 |
2005-08-15 |
| タイトル |
|
|
タイトル |
スーパーテクニカルサーバSR11000 モデルJ1 のノードアーキテクチャと性能評価 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Node Architecture and Performance Evaluation of the Hitachi Super Technical Server SR11000 Model J1 |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
HPCハードウェア |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_6501 |
|
資源タイプ |
journal article |
| 著者所属 |
|
|
|
株式会社日立製作所中央研究所 |
| 著者所属 |
|
|
|
株式会社日立製作所中央研究所 |
| 著者所属 |
|
|
|
株式会社日立製作所中央研究所 |
| 著者所属 |
|
|
|
株式会社日立製作所エンタープライズサーバ事業部 |
| 著者所属 |
|
|
|
株式会社日立製作所エンタープライズサーバ事業部 |
| 著者所属 |
|
|
|
株式会社日立製作所エンタープライズサーバ事業部 |
| 著者所属 |
|
|
|
株式会社日立製作所ソフトウェア事業部 |
| 著者所属(英) |
|
|
|
en |
|
|
Central Research Laboratory Hitachi, Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Central Research Laboratory Hitachi, Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Central Research Laboratory Hitachi, Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Enterprize Server Division Hitachi, Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Enterprize Server Division Hitachi, Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Enterprize Server Division Hitachi, Ltd. |
| 著者所属(英) |
|
|
|
en |
|
|
Software Division Hitachi, Ltd. |
| 著者名 |
青木, 秀貴
中村, 友洋
助川, 直伸
齋藤, 拡二
深川, 正一
中川, 八穂子
五百木, 伸洋
|
| 著者名(英) |
Hidetaka, Aoki
Tomohiro, Nakamura
Naonobu, Sukegawa
Koji, Saito
Masakazu, Fukagawa
Yaoko, Nakagawa
Nobuhiro, Ioki
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
科学技術計算をターゲットとするスーパーテクニカルサーバSR11000 モデルJ1 を開発した．POWER5 を16CPU 搭載するSR11000 モデルJ1 のノードは，理論ピーク演算性能121.6GFLOPSを有し，協調型マイクロプロセッサ（COMPAS）と呼ぶノード内並列処理方式と，擬似ベクトル処理（PVP）によるメモリアクセスを含めたパイプライン処理により，単一の高性能なプロセッシングエレメントとして利用できる．本稿では，COMPAS とPVP を可能とするSR11000 モデルJ1 のノードアーキテクチャを紹介するとともに，ノード性能の評価結果について述べる． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
We developed the Hitachi Super Technical Server SR11000 model J1, which is suitable for scientific and technical computing.The node of SR11000 model J1, which is an SMP with 16 POWER5 CPUs with a theoretical peak performance of 121.6 GFLOPS, is designed for efficient execution of COMPAS (CO-operative Micro-Processors in single Address Space) parallel processing and PVP (Pseudo Vector Processing).This paper describes the node architecture of SR11000 model J1 and the results of performance evaluation. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11833852 |
| 書誌情報 |
情報処理学会論文誌コンピューティングシステム（ACS）
巻 46,
号 SIG12(ACS11),
p. 27-36,
発行日 2005-08-15
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
1882-7829 |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-TACS4612004 (572.3 kB)
