DIMMnet-2ネットワークインタフェースコントローラの設計と実装

• Item type: Trans(1)
• 公開日: 2005-08-15
• タイトル: DIMMnet-2ネットワークインタフェースコントローラの設計と実装
• タイトル / 言語: en
• タイトル: Design and Implementation of Network Interface Controller on DIMMnet-2
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: HPCハードウェア
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 慶應義塾大学
• 著者所属: 東京農工大学
• 著者所属: 慶應義塾大学
• 著者所属: 慶應義塾大学
• 著者所属: 慶應義塾大学
• 著者所属: 株式会社東芝研究開発センター
• 著者所属: 東京農工大学
• 著者所属: 慶應義塾大学
• 著者所属(英): en
• 著者所属(英): Keio University
• 著者所属(英): en
• 著者所属(英): Tokyo University of Agriculture and Technology
• 著者所属(英): en
• 著者所属(英): Keio University
• 著者所属(英): en
• 著者所属(英): Keio University
• 著者所属(英): en
• 著者所属(英): Keio University
• 著者所属(英): en
• 著者所属(英): Corporate Research and Development Center Toshiba Corporation
• 著者所属(英): en
• 著者所属(英): Tokyo University of Agriculture and Technology
• 著者所属(英): en
• 著者所属(英): Keio University
• 著者名: 北村, 聡; 濱田, 芳博; 宮部, 保雄; 伊澤, 徹; 宮代, 具隆; 田邊, 昇; 中條拓伯; 天野, 英晴
• 著者名(英): Akira, Kitamura; Yoshihiro, Hamada; Yasuo, Miyabe; Tetsu, Izawa; Tomotaka, Miyasiro; Noboru, Tanabe; Hironori, Nakajo; Hideharu, Amano
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: DIMMnet はPersonal Computer（PC）のDIMM スロットに装着するタイプのPC クラスタ向けインターコネクト用ネットワークインタフェースである．メモリバスは一般的なネットワークインタフェースが装着されるPCI バスよりもアクセスレイテンシが小さく，ここにネットワークインタフェースを装着することで，きわめて低いレイテンシで通信を行うことが可能である．我々はコントローラ部にFPGA を用いたDIMMnet-2 のコントローラ部の設計，および実装を行い，データ転送時のレイテンシを測定した．その結果，8Byte データ送信時のレイテンシが0.570 μs と，商用のPC クラスタ向けインターコネクトであるQsNET II の43.8%程度に抑えられることが示された．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: DIMMnet is a network interface for PC cluster interconnect, with uses the DIMM slot on a common PC. Compared with PCI bus used for traditional network interfaces, the access latency of memory bus can be much improved. DIMMnet-2 network interface is the second generation network interface for memory bus which can use DDR-SDRAM slot. In order to cope with high clock frequency of DDR-SDRAM slot, the indirect accessing method is implemented. Although the current board is a prototype using an FPGA, the latency for 8 Byte data transfer is only 0.570 μsec that is 43.8% of that in the high performance commercial interconnect QsNET II.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11833852
• 書誌情報: 情報処理学会論文誌コンピューティングシステム（ACS）; 巻 46, 号 SIG12(ACS11), p. 13-26, 発行日 2005-08-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7829
• 出版者 / 言語: ja
• 出版者: 情報処理学会