WEKO3
アイテム
論理LSI用ディレイ・テスト生成システム
https://ipsj.ixsq.nii.ac.jp/records/15639
https://ipsj.ixsq.nii.ac.jp/records/156391b866aef-8f7c-4018-afe6-ab71bf514abc
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1986 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | Journal(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1986-07-15 | |||||||
タイトル | ||||||||
タイトル | 論理LSI用ディレイ・テスト生成システム | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Delay Test Generator for Logic LSIs | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | 論文 | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
資源タイプ | journal article | |||||||
その他タイトル | ||||||||
その他のタイトル | CAD | |||||||
著者所属 | ||||||||
(株)日立製作所日立研究所 | ||||||||
著者所属 | ||||||||
(株)日立製作所日立研究所 | ||||||||
著者所属 | ||||||||
(株)日立製作所神奈川工場 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Hitachi Research Laboratory, Hitachi, Ltd | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Hitachi Research Laboratory, Hitachi, Ltd | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Kanagawa Works, Hitachi, Ltd | ||||||||
著者名 |
林, 照峯
畠山, 一実
森脇, 郁
× 林, 照峯 畠山, 一実 森脇, 郁
|
|||||||
著者名(英) |
Terumine, Hayashi
Kazumi, Hatayama
Kaoru, Moriwaki
× Terumine, Hayashi Kazumi, Hatayama Kaoru, Moriwaki
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | スキャン構造を持つ論理LSIを対象とするディレイ・テスト生成システムを開発した.本論文では デイレィ・テスト生成においては縮退故障に対する組合せ回路モデルは不適当であることを示し新しい回路モデルを与える.さらに 14値を用いた経路活性化法に基づくディレイ・テスト生成手法を示す.本手法の特徴は活性化臨界点SCP(Sensitization Critical Point)という新しい概念を導入していること テストの型をセットアップ型とホールド型に分類していることにあり これによってデータ系パスだけでなくクロック系パス上のディレイ故障に対してもディレイ・テスト生成を可能にしている点にある.1500ゲート級のLSI 4ケースに対する実験により ディレイ故障検出率95.9% CPUタイム3.2分(HITAC-M200 H使用)が得られ 本手法が実用的な能力を持つことを確認した. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN00116647 | |||||||
書誌情報 |
情報処理学会論文誌 巻 27, 号 7, p. 707-713, 発行日 1986-07-15 |
|||||||
ISSN | ||||||||
収録物識別子タイプ | ISSN | |||||||
収録物識別子 | 1882-7764 |