WEKO3
-
RootNode
アイテム
マイクロプロセッサrj406のアーキテクチャと評価
https://ipsj.ixsq.nii.ac.jp/records/124809
https://ipsj.ixsq.nii.ac.jp/records/124809a9f183a5-4724-44bc-932e-0b6c6e324518
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001339314.pdf (146.9 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1993-09-27 | |||||
| タイトル | ||||||
| タイトル | マイクロプロセッサrj406のアーキテクチャと評価 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Architecture and evaluation of microprocessor rj406 | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 電気通信大学 | ||||||
| 著者所属 | ||||||
| 電気通信大学 | ||||||
| 著者所属 | ||||||
| 電気通信大学 | ||||||
| 著者所属 | ||||||
| 電気通信大学 | ||||||
| 著者所属 | ||||||
| 電気通信大学 | ||||||
| 著者所属 | ||||||
| 電気通信大学 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| University of Electric Communications | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| University of Electric Communications | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| University of Electric Communications | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| University of Electric Communications | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| University of Electric Communications | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| University of Electric Communications | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | rj406[1]は限られたチップ面積で可能な限り大きな処理能力を実現することを目指して設計された32ビットRISCマイクロプロセッサである。本稿ではrj406の命令セット、割り込み機能、コプロセッサ命令について述べ、シミュレーションの結果をもとに評価する。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第47回, 号 ハードウェア, p. 5-6, 発行日 1993-09-27 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
